刘卫：任务书和开题报告(修改)111.docVIP

一、毕业论文任务下达书 毕业论文题目 量程自动转换的数字式频率计 题目类型 工程设计 题目来源 生产实际题 毕业论文时间 2009年11月至2010年5月 一、选题的目的及意义 数字式频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生成领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。在电子工程,资源勘探,仪器仪表的等相关应用上,频率计是工程技术人员必不可少的测量工具。目前主要有以下几种实现数字频率计的方案：一、纯硬件设计；二、基于单片机的数字式频率计；三、基于EDA的数字式频率计。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，测量精度将随着被测信号频率的下降而降低，造成测量误差大、可靠性差，在实用中有很大的局限性。单片机的也暴露出了两大突出缺点：串行工作特点决定了它的低速性和程序跑飞，不可靠复位决定了它的低可靠性。随着FPGA（现场可编程门阵列）的广泛应用，以EDA(电子设计自动化)工具作为开发手段,运用VHDL（超高速集成电路硬件描述语言）在FPGA器件上实现数字频率计测频系统，不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度，测频精度为测频全域绝对误差恒为或小于10ns。能够用十进制数码显示被测信号的频率，而且能够方便地设计量程自动转换功能。 二、毕业论文的主要内容 本论文的设计任务是设计一个5位十进制数字式频率计，其具体要求如下：其测量范围为1HZ～1MHz；采用记忆显示方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，显示时间应不小于1s，并将此显示结果保持到下一次计数结束；小数点位置随量程变更自动移位；完成硬件、软件设计，并要求在实验箱上运行成功。 根据设计任务，设计频率计的总体框图如图1所示，测频模块图如图2所示。 图1 系统框图 图2 测频模块图 测周模块框图与测频模块框图基本上相同，只是把测频模块的基准信号和通道输出信号调换位置，其它模块的设计都与测频模块的设计相同。 本次设计将尽量完成以上各个模块的设计与仿真、顶层文件的编译以及硬件测试。 三、毕业论文的要求（包括技术要求、工作要求） 首先，论文在理论分析过程中要具有严谨性和科学性；其次，论文在对于想研究和有兴趣的学者具有重要的指导意义；论文要有创新点；工作要求要严谨，认真负责，具备做学术研究的基本素质。 题目类型：理论研究、工程设计、实验研究、软件开发、艺术设计等 题目来源：教师科研课题、生产实际题、社会现实题、假想题等 四、主要参考资料 [1] 潘松，黄继业.EDA技术与VHDL.北京:清华大学出版社，2007.1. [2] 周立功. EDA实验与实践.北京：北京航空航天大学出版社，2007.9. [3] 谭会生.EDA技术基础.长沙：湖南大学出版社，2004.8. [4] 汪国强.EDA技术与应用.北京：电子工业出版社，2007.4. [5] 陈尚松,雷加,郭庆.电子测量与仪器[M].北京:电子工业出版社,2005.1:108-122. [6] 康华光.电子技术基础.数字部分.北京:高等教育出版社,2006.1. [7] 康华光.电子技术基础.模拟部分.北京:高等教育出版社,2006.1. [8] 边计年，薛宏熙译.用VHDL设计电子线路.北京：清华大学出版社，2000. [9] 李洪伟，袁斯华.基于QuartusⅡ的FPGA/CPLD设计[M].北京：电子工业出版社，2006. [10] 周立功. SOPC嵌入式系统实验教程（一）[M].北京：北京航空航天大学出版社，2006. [11] 杨晓慧，杨永健.基于FPGA的EDA/SOPC技术与VHDL.北京：国防工业出版社，2007.7. [12]JamesR.Armstrong:VHDLDesign:RepresentationandSynthesis,SeconedEdition.American:China Machine Press,2002.4. [13] 朱卫平，郑留平.可任意设定计算精度的整数除法器的VHDL设计[J].中国科技核心期刊.2008,27(2)：16-18. [14] 包本刚，何怡刚，朱湘萍.全同步数字频率计的VHDL设计与仿真[J].现代电子技术.2007，20：176-178. [15] 谢华燕.EDA技术及其应用[J].甘肃高师学报.2009,14(5)：63-65. 五、毕业论文进度安排 阶段 工作内容 起止时间 备注 准备 选题 2009年11月 开题 2009年11月24日—2009年12月20日 实施 论文初稿 2009年12月22日—2010年4月10日 论文第二稿 2010年4月11日—2010年4月25日 定稿 2