Verilog课程设计-自动售货机.docVIP

Verilog课程设计 ------自动售货机 完成时间：2010/6/15 一、实验目的3秒计时。 3）识别模块。将每种硬币、货品的拨码开关信号转变为编码 。 4）清零模块 。用于销售总额的清零。 5）初始化模块 6）控制模块。用于数据读入、投币不足、交易成功状态的控制及转化。 7）显示模块 四、程序代码段 module autoseller(clk,g,m,yes,read,zero,led_dig,led_seg,led_c,led_r,led); input clk,yes,read,zero;//确定键，商家读取键，清零键 input [3:0] g , m; //货品及投币选择键 output led_dig,led_seg,led_c,led_r,led;//数码管输出及点阵输出 reg f_100;//分频时钟 reg f_1; reg [3:0] goods,money,led,change,g_c; integer r,a,b, a_tmp2,a_tmp1; integer ret=0;//用于控制各状态间的转换 reg [9:0]count; reg [7:0] led_c,led_r,led_dig,led_seg; reg [1:0]state; integer i; reg x; always @ (posedge clk) //分频模块 beg