Ultra DMA 33中CRC校验并行算法推导及其实现.pdfVIP

计算机应用 DMA Ultra 钱小兵许志猛李兵兵 西安电子科技大学ISN国家重点实验室(710071) 摘 要：介绍高速数据采集记录系统中使用的Ultra 析，与常用串行校验电路中各移位寄存器状态值变化的观察，推导出CRC校验并行运算，并给出其逻辑 电路实现。 DMA 33高速数据采集记录系统 关键词：CRC校验并行算法推导Ultra 在高速数据采集记录系统中，必须保证在限定时间 冗余码相比较，根据结果是否为零来判别传输是否出错。 内有足够的数据传输率和存储容量，但数据的传输与存 一般产生16位校验码的串行电路如图1所示。 储常常构成系统瓶颈，制约了采集数据记录系统的性能 在信息码长度个时钟脉冲后，输出原始待编码码 提高。在此采用UltmDMA方式对大容量硬盘进行数据 字，而移位寄存器所存的数据为产生的校验码，再经过 16个时钟脉冲，输出校验码。 存取。本文主要推导了循环冗余位校验CRC(Cyclical RedundancvCheck)的并行算法的硬件实现及其在Ultra在串行电路中，只用到移位寄存器和异或门。在 DMA33中的电路实现。 UltraDMA 1 CRC检验方法的基本原理 行方式，每一个时钟脉冲完成一个比特的运算，这样就 CRC校验码由分组线性码的分支而来，其应用主要 大大地影响了数据的传输速率。实际采用并行运算方 为二元码组，由一个生成多项式(最高次幂为后)产生，五 式，每一个时钟脉冲内完成16个比特的运算，速率提高 次幂的生成多项式可产生|i}位的冗余码，所有码字的运 了近十六倍。 算是封闭的。 2并行计算的推导 设每个U1tmDMA突发传输的信号码元序列为m= 设一为移位寄存器状态值，mi为输入信息码序列， fm。，mn-2，…，m。，‰)，用多项式表示为： m(z)=m。一体“一1+m。一2石“一2+…+m一+，珊 (1) 16次串行运算中某数据位上数的移位次数)，_『=0，1…．， CRC编码步骤可归纳如下： 接由电路中各移位寄存器的不同状态值，推导16位并 设生成多项式g(菇)的最高次幂为矗，式(1)两端乘 以矿得： 省‘m(戈)=m。一岱‘+“-1+m。一班“几一2+…+ml矿“+，n庐‘(2) 16)的逻辑关系式。 用g(戈)模2除z‰(戈)，得到商Q(戈)和余式r(算)，即： 型：p(石)十盟‘ (3) 图可简化，如图2所示。 g(并) g(z) 其中，r(戈)为产生的冗余码位r(算)=h一矿。1+h一∥。2+ …+r傅+ro (4) 编出的码r(搿)为：r(戈)=算‰(算)+r(戈)(5) 可得输出码序列为m’=fm。山‰-2，…，mI，‰，“-l，h_2，…， r1，r0} 输入的原始数据和最后一个寄存器输出的数据参与运 在UltraDMA方式中，收端同样用原始数据进行 CRC运算，然后把计算出的校验码与发端发过来的校验 r，’ }]一审一审～～r～一争下』 、一ln 图1一般的产生16位校验码电路图 16 欢迎邮购本刊1995～1999年光盘版，每套100元《电子技术应用》2004年第8期 万方数据 计算机应用