- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * 在使用Flotox管做存储单元时,为了提高擦、写的可靠性,在E2PROM的存储单元中除了Flotox管子外,还有一个选通管,如图所示。 4.2.3 可擦除的可编程只读存储器(EPROM) *工作原理: a. 读出状态 在读出时,控制栅Gc加+3V电压,如图所示,若Wj=1,此时选通管T2导通,若Flotox的浮置栅没充电荷,则T1导通,在位线Bj上读出为0 ;若Flotox的浮置栅上充有电荷,则T1截止,在位线Bj上读出为1. Gf 3V 5V b. 擦除(写1)状态 4.2.3 可擦除的可编程只读存储器(EPROM) 当擦除状态时,在控制栅和位线加高电压脉冲(20V/10ms),使得浮置栅上存储电荷。当控制栅加正常电压时,Flotox管截止,一个字节被擦除,则这个字节的所有存储单元为1的状态。 c.写入(写0)状态 在写入情况下,令控制栅为0V,同时在在字线和位线上加20V/10ms的脉冲电压,应使写入的那些单元的Flotox管的浮置栅放电,然后在控制栅Gc加正常的+3V电压,使Flotox管导通,则所存储的内容为0. 注:虽然E2PROM改用电信号擦除,但由于擦除和写入需要加高电压脉冲,且擦除和写入的时间仍然较长,所以正常工作只做ROM用。 4.2.3 可擦除的可编程只读存储器(EPROM) 三、 快闪存储器(Flash Memory) 其结构和EPROM中的SIMOS管相似,只是浮置栅和衬底之间的氧化层的厚度不同,快闪存储器中的此厚度很薄,仅为10~15nm。以及另外一些特殊的制造技术。因此快闪存储器即吸收了EPROM的结构简单、编程可靠的优点,也保留了E2PROM擦除的快捷特性,且集成度很高。 4.2.3 可擦除的可编程只读存储器(EPROM) 为提高集成度,省去T2(选通管)改用叠栅MOS管(类似SIMOS管) 叠栅MOS管和flash存储单元如图所示。 4.2.3 可擦除的可编程只读存储器(EPROM) *工作原理: a.读出状态:若字线为高电平,即Wj=1,存储单元的公共端Vss=0.若浮栅无充电,则叠栅MOS管导通,位线Bj输出低电平;若浮栅上充有负电荷,则叠栅MOS管截止,位线Bj输出高电平。 5V 0V 叠栅MOS管和存储单元 b. 写入状态: 首先在叠栅MOS管的漏极经位线加较高的电平(6V),Vss=0V,在 控制栅加一个幅度较大(12V/10μs)的正脉冲,使得管子发生雪崩击穿,浮置栅出现充电电荷。此时由于叠栅MOS管的开启电压提高,使得字线上加正常的逻辑电平时管子不会导通,写入1。 4.2.3 可擦除的可编程只读存储器(EPROM) 6V 0V c. 擦除状态: 擦除是利用隧道效应。在控制栅处于低电平(0V),源极加高幅度正脉冲( 12V/100ms)的情况下,浮置栅和源极之间产生隧道效应,浮置栅的电荷通过隧道区放电,此时管子的开启电压降低,当字线加正常高电平(5V)时,管子就会导通。由于存储单元的源极都是连在一起的,故全部的存储单元同时被擦除,这是和E2PROM不同的一个地方。 4.2.3 可擦除的可编程只读存储器(EPROM) 0V 5V 4.3 随机存储器(RAM) 随机存储器也叫随机读/写存储器,即在RAM工作时,可以随时从任一指定的地址读出数据,也可随时将数据写入指定的存储单元。 其特点是:读、写方便,使用灵活。缺点是:存入的数据易丢失(即停电后数据随之丢失)。分类:静态随机存储器(SRAM)和动态随机存储器(DRAM)。 4.3.1 静态随机存储器(SRAM) 一 、 SRAM的结构和工作原理 SRAM电路一般由存储矩阵、地址译码器和读/写控制电路(也叫输入/输出电路)三部分组成,其框图如图7.3.1所示。 其中: *存储矩阵:它是由许多存储单元排列而成,每个存储单元都能存储1位二值数据(1或0),在译码器和读/写电路的控制下,即可写入数据,也可读出数据。 4.3.1 静态随机存储器(SRAM) 图7.3.1 *地址译码器: 地址译码器一般都分为行地址译码器和列地址译码器两部分。行地址译码器将输入的地址代码的若干位A0~Ai译成某一条字线的输出高、低电平信号,从存储矩阵中选中一行存储单元; 4.3.1 静态随机存储器(SRAM) 列地址译码器将输入地址代码的其余几位Ai+1 ~An-1译成某一根输出线上的高、低电平信号,从字线选中的一行存储单元中再选1位(或几位),使这些被选中的单元经读/写控制电路与输入/输出接通,以便对这些单元进行读、写操作。 4.3.1 静态随机存储器(SRAM) *读/写控制电路: 读/写控制电路
您可能关注的文档
最近下载
- 中医治疗带状疱疹后遗神经痛的研究.doc VIP
- 江铃-江铃E400-产品使用说明书-E400豪华型-JX70021BEV-江铃E400使用说明书.pdf VIP
- ISO IEC 27017-2015 信息技术--安全技术--基于ISO IEC 27002的云服务信息安全控制实践准则.pdf
- 脑疝病人的护理课件(完整版).pptx VIP
- 4-6岁 《游来游去的水母》-美术课件.ppt VIP
- 100个超级有趣的冷知识.pdf VIP
- 指挥调度系统项目可行性研究报告.docx VIP
- 公司节能减排方案.pptx VIP
- RBANS记录表(精分,重度抑郁,焦虑障碍,正常对照).docx VIP
- 重症医学科绩效考核.ppt VIP
文档评论(0)