SRAM存储基本单元.docVIP

SRAM存储基本单元 SRAM中的每一bit存储在由4个场效应管（M1, M2, M3, M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5, M6）是存储基本单元到用于读写的位线(Bit Line)的控制开关。 一个SRAM基本单元有0 and 1两个电平稳定状态。SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即存储了1个位元的状态。可见如下图分析结果。 除了6管的SRAM，其他SRAM还有8管、10管甚至每个位元使用更多的晶体管的实现。HYPERLINK /wiki/SRAM#cite_note-2[2]HYPERLINK /wiki/SRAM#cite_note-3[3]HYPERLINK /wiki/SRAM#cite_note-4[4] 这可用于实现多端口（port）的读写访问，如HYPERLINK /wiki/显存显存或者HYPERLINK /wiki/寄存器堆寄存器堆的多口SRAM电路的实现。 一般说来，每个基本单元用的晶体管数量越少，其占用面积就越小。由于硅芯片（silicon wafer）的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅芯片上就可以制造更多的位元存储，每位元存储的成本就越低。 内存基本单元使用少于6个晶体管是可能的— 如3管HYPERLINK /wiki/SRAM#cite_note-5[5]HYPERLINK /wiki/SRAM#cite_note-6[6] 甚至单管，但单管存储单元是HYPERLINK /wiki/DRAMDRAM，不是SRAM。 访问SRAM时，字线（Word Line）加高电平，使得每个基本单元的两个控制开关用的晶体管M5与M6开通，把基本单元与位线（Bit Line）连通。位线用于读或写基本单元的保存的状态。虽然不是必须两条取反的位线，但是这种取反的位线有助于改善HYPERLINK /wiki/噪声噪声容限. 与HYPERLINK /wiki/动态存储器动态存储器（DRAM）相比，SRAM的带宽有很大改进—由于两根位线是反相，这种HYPERLINK /wiki/差分信号差分信号使得SRAM的抗噪声干扰能力很强。而DRAM的位线连接到存储电容，受困于HYPERLINK /w/index.php?title=电荷共享action=editredlink=1电荷共享（charge sharing）使得其位线信号上下波动。 另一项差别使得SRAM更快是其地址线各位是同时工作选择出目标存储单元的字线，而DRAM往往为了降低成本，是先送出低半段的地址线的各比特，然后再送出高半段的地址线的各bit，这降低了DRAM封装的地址引脚的数量。 有m根地址线与n根数据线的SRAM，其存储容量是2m个字（word），2m × nbit. 每个字的长度至少是64bit。