无线通信中的低功耗维特比译码器设计.pdfVIP

第40卷 第 10期 计 算 机 工 程 2014年 10月 Vo1．40 NO．10 ComputerEngineering Octoher2014 · 移动互联与通信技术 · 文章编号：1000-3428(2014}10．0114．04 文献标识码：A 中图分类号：TH166 无线通信 中的低功耗维特 比译码器设计 朱坤顺 ，杨红官 ，樊晓华 ，乔树山 (1湖南大学物理与微 电子科学学 院，长沙 410082；2．中国科学院微电子研究所 ，北京 100020) 摘 要 ：针对无线通信 中低功耗维特 比译码器设计结构复杂 的问题 ，提 出一种 四级流水 串并结合 的(2，1，9)低功 耗维特 比译码器 。该译码器采用改进的加一比一选 (ACS)单元 ，以降低硬件复杂度 ，在提高时钟运行速率的基础上减 少运行功耗 。幸存路径存储单元采用改进的路径相消方法 ，减少译码器的输 出延迟 ，提高译码效率。性能分析结 果表 明，基于TSMC0．18IxmCMOS逻辑工艺，在 1．62V，125℃操作环境下 ，该译码器数据最大速度为50MHz，自 动布局布线后的译码器芯片面积约为0．212mm ，功耗约为23．9mW。 关键词 ：维特 比译码器 ；低功耗 ；加一比一选 ；路径度量存储 ；路径相消 ；幸存路径 中文引用格式 ：朱坤顺 ，杨红官，樊晓华 ，等．无线通信 中的低功耗维特 比译码器设计 [J]．计算机 …[程 ，2014， 40(10)：114—117． 英文引用格式 ：ZhunKunshun，YangHongguan，FanXiaohua，eta1．DesignofLow PowerViterbiDecoderforWireless Communication[J]．ComputerEngineering，2014，40(10)：114—117． DesignofLow PowerViterbiDecoderforW irelessCommunication ZHU Kun—shun，YANG Hong—guan ，FAN Xiao—hua，QIAO Shu—shan (1．AcademyofPhysicsandMicroelectronicsSciences，HunanUniversity，Changsha410082，China 2．InstituteofMicroelectronicsofChineseAcademyofSciences，Beijing100020，China) 【Abstract】Towardthecomplicatedstructureoflow powerimplementationoftheViterbidecoderinwireless communication，alowpower(2，1，9)Viterbidecoderwiththestructureofseriesandparallelcombinationinfour—level pipelineisproposed in thepaper．To increaseworking rate，with the consideration of the implementation hardware complexity，amodifiedAdd—compare—select(ACS)unitisusedtosatisfyitslowpowerdecodingrequirment．Inorderto increasetheefficiency ofdecodinganddecreasethelatencyofdecoder，amethodofpathmutualeliminating isemployed inthedesign．ImplementedbyTSMC0．18txm standardCMOStechnologyunder1．62V and125 ℃ ．andanalysedwith placementandroute，thechip’Shighestspeedisabout50M Hz，theare