计算机逻辑3.pdf

2008年9月 第3章 时序逻辑电路 第3章 时序逻辑电路 东南大学无线电工程系 射频与光电集成电路研究所 逻辑电路分为两大类，即组合逻辑电路和时序逻辑电路。 时序逻辑电路是另一类数字电路： 其特点在于：它某一时刻的输出不仅取决于该时刻电路的输入，还跟电路 原来的状态有关，而电路原来的状态又与过去的输入有关所以，时序电路当 前时刻的输出值不仅取决于当前的输入，还取决于过去的输入。 这跟组合电路有很大的差别，意味着时序电路内部有存储信息的记忆元件 前面介绍的组合逻辑电路，其特点是：即刻输出仅仅取决定于即刻的输 入，也就是说，组合逻辑电路没有记忆性 记忆元件通常是触发器，所以先介绍触发器。 本章中，我们主要介绍： 时序逻辑的特点及结构 时序逻辑电路的分析方法 时序逻辑电路的设计方法 几种常用的集成电路 CPLD 3.1 触发器的原理和应用 3.1 触发器的原理和应用 概述 具有记忆功能的基本逻辑单元 能够存储1位二值信号的基本单元电路统称为触发器。 触发器具备两个基本特点： 1、具有两个能保持的稳定状态，用来表示0和1 2、根据不同的输入信号，可以置成1和0状态。 按电路结构来分类： 基本RS、同步RS、主从、维持阻塞、 CMOS边沿 发器 按逻辑功能分类： RS 、JK 、 T、T‘ D触发器 3.1.1 基本触发器的原理和应用 3.1.1 基本触发器的原理和应用 两个或非门构成的基本触发器的电路如图所 示。 R 》1 其工作原理： QT 假定QT ＝0时称为触发器的工作状态为0 而QT为1时，触发器的工作状态为1 （1）R ＝1，S＝0时 QT ＝0， QS ＝1 》1 触发器清0 QS S （2 ）R=0 ，S=1时： QT ＝1， QS ＝0 触发器置1 (b) （3 ）R=0 ，S=0时： QT ＝ QS ， QS ＝ QT 基 本 触 发 器 触发器置保持不变 （4 ）R=1 ，S=1时： QT ＝ QS ＝0， 在这种情况下，电路的状态不能确定。 （使用时禁止此状态出现） 当R=1，S=1时： QT ＝ QS ＝0，此时，如果R 、S同时由1变为0，这 就会出现所谓的竞争现象：由于两个门的延迟时间不可能一样，而 底是哪个门延迟时间长是不知道的 所以，如果R 、S不同时由1变为0，则就会出现（1）或者（2 ）的情 况通常，R称为清0端，S称为置1端 注意（3 ）情况下，同样的输入，有两种输出，这与电路原来的状态 有关。 综合以上四种情况，得到基本触发器的功能表如下 n+1 n+1 S R Q Q 功 能 n n 保持 0 0 Q Q 0 1 0 1 置0 1 0 1 0 置1 0 1 1