计算机组成原理与系统结构 教学课件 作者 马礼 第2章 逻辑部件基础.ppt

第2章 逻辑部件基础 本章主要内容： 本章以数字电路知识和逻辑门电路知识为基础，主要介绍计算机中常用的组合逻辑电路、时序逻辑电路和陈列逻辑电路，重点讨论组合逻辑电路。其中，组合逻辑电路部分详细介绍了加法器、算术逻辑单元、数值比较器等内容。时序逻辑电路部分简单介绍了触发器、寄存器及计数器等内容。 2.1　计算机常用组合逻辑电路 组合逻辑电路（Combinational Logic Circuit）的主要特点是电路在任意时刻 的输出状态，仅决定于该时刻输入状态的 组合，而与电路原先的状态无关。 常见的组合逻辑电路有加法器、算术逻 辑单元、译码器、数据选择器等。 2.1.1 加法器 1．半加器 2．全加器 2.1.2　算术逻辑单元 算术逻辑单元是一种功能较强的组合逻辑 电路，其简称ALU。 如图2-8所示,用4片74181电路可以组成16 位ALU。 2.1.3　数值比较器 1．数值比较器的工作原理 比较两个一位二进制数X和Y的数值，其真值表 如表2-3所示。L=1表示XY，G=1表示X=Y，M=1表示 XY。 由真值表可写出各输出变量的逻辑表达式,进而 由表达式可以画出一位数值比较器的逻辑图，如图 2-11所示。 2．集成数值比较器的应用 （1）组成4位并行比较器 （2）组成5位并行比较器 （3）组成多位比较器 2.1.4　数据选择器 1．数据选择器的工作原理 下图为双4选1数据选择器T574（153）的逻辑图。 根据逻辑图可以写T574（1/2）的输出表达式。 2．集成数据选择器的典型应用 （1）数据传送 （2）逻辑函数的实现 2.1.5　译码器 1.变量译码器 表示输入变量状态的译码器。例如二输入四输出 译码器（简称2线-4线译码器）、3线-8线译码器、 4线-16线译码器等。 2.代码变换译码器 用于一个数据的不同代码间的相互变换，例如， 8421BCD码至十进制码译码器、余3码至十进制码 译码器等。 3.显示译码器 将数字、文字或符号的代码译成可以驱动显示器 件显示数字、文字或符号的输出信号的电路。 2.2　时序逻辑电路 如果逻辑电路的输出状态不但和当时的输 入状态有关，而且还与电路在此以前的输入 状态有关，这种电路称为时序逻辑电路。时 序逻辑电路内必须要有能存储信息的记忆元 件—触发器。触发器是构成时序电路的基 础。 2.2.1　触发器 1．电位触发方式触发器 D锁存器（D latch）是一种电平触发的 “记忆”器件。 D锁存器的逻辑图如图2-16所示；其真值 表如表2-9所示。 2．边沿触发方式触发器 触发器接收的是时钟脉冲CP的某一约定跳变 （正跳变或负跳变）来到时的输入数据。在CP=1 及CP=0期间以及CP非约定跳变到来时，触发器不 接收数据。这种触发器成为边沿触发方式触发 器。 2.2.2 寄存器和移位寄存器 寄存器常常用来暂时存放数据、指令等。 它由触发器和一些控制门组成。在寄存器中 常用到的是正边沿触发D触发器。如图2-11 所示为四D触发器。 2.2.3计数器 2.3　时序逻辑电路设计基础——有限状态机理论 设计一个有限状态机的步骤如下： （1）画出状态转移图。 （2）写出状态转移表。 （3）写出下一个状态的布尔表达式，并化简。 （4）写出输出信号的真值表。 （5）写出输出信号的布尔表达式并化简。 （6）根据下一个状态和输出信号的布尔表达式，画 出逻辑图。 2.4　阵列逻辑电路 2.4.1　只读存储器（ROM） 只读存储器（read only memory，简称ROM）也 是一种重要的阵列电路。ROM主要由全译码的地址译 码器和存储单元体组成。存储体中写入的信息是由 用户事先决定的，因此是“用户可编程”的，而地 址译码器则是“用户不可编程”的。 2.4.2　可编程逻辑阵列PLA  2.4.3　可编程阵列逻辑PAL 2.4.4 通用阵列逻辑 GAL 2.4.5　复杂可编程逻辑器件（CPLD）与现场 可编程门阵列（FPGA） 1.复杂可编程逻辑器件 (CPLD) 2.现场可编程门阵列 (FPGA) 它的基本结构如图2-25所示。 它的主要结构也是由译码器和存储阵列组成，也是一个与或阵列，但是PLA的与阵列和或阵列均是可编程的，它的与或阵列是由函数最简与或表达式中的乘积项构成的。有几个与门就提供几个不同组合的乘积项。图2-25就提供了六个不同的乘积项。 图2-25 PLA基本结构 图2-26　时序PLA的结构框图 * * 2.1　计算机中常用的组合