集成锁相环应用.pptVIP

集成锁相环应用实验 锁相环是一个相位误差控制系统，它比较输入信 号和压控振荡器输出的信号之间的相位差，从而 产生误差控制电压来调整压控振荡器的频率，以 达到与输入信号同频，而保持一个稳定相位差。 PLL具有以下特点： 锁定时无剩余频差。 良好的窄带滤波特性。 良好的跟踪特性。 易于集成化。 锁相环使用时可根据不同用途，设计其工作锁定 状态或跟踪状态。 试验任务与要求 实验目的 了解锁相环路的工作原理，电路组成及性能特点； 掌握锁相环路及其部件性能指标的测试方法； 掌握集成锁相环的基本应用。 实验仪器 高频信号发生器 QF1055A 一台; 超高频毫伏表 DA22A 一台; 频率特性测试仪 BT－3C 一台; 直流稳压电源 HY1711－2 一台; 数字示波器 TDS210 一台. 实验任务与要求 1.实验电路介绍 用CD4046构成的10倍频电路，见图1。CD4046为锁相环，74LS90及外围电路组成十分频电路。来自CD4046的4脚压控振荡器输出信号经T210十分频从11脚反馈至鉴相器的引出端3脚，反馈信号与鉴相器的14脚输入信号(标准参考信号)作比较，在环路的同步范围内(锁定状态)，实现倍频作用，即4脚频率是14脚频率的10倍(3脚频率与14脚频率相等)。 实验说明及思路提示 锁相环的组成原理 锁相环（PLL）基本组成框图如图6所示。 图16.频率合成原理图如下： 图7. CD4046原理图如下： 图1.用CD4046构成的十分频电路 2.基本命题 ①VCO特性的测量 测试电路见图2，测VCO的fo～Uc关系，UC从0V～5V变化，间隔1V，对应测量VCO的输出频率，列表记录并绘成曲线。 a：R2＝10KΩ的情况。 电源电压为5V，控制电压用另外一路电源产生，用频率计测出相应的频率即可。 b：若此时给控制端输入50KHz的方波，观测输出波形。 图2. fo～VC测试线路图如下： ②测量CD4046锁相环的同步带 测量电路如图1，去掉分频电路，CD4046的3.4脚短接。 VCO的上、下限频率测量。 a.把9脚接地，用示波器观察4脚波形，并用频率计测出VCO下限频率。 b.把9脚接+5V电源，用示波器观察波形，并测出VCO上限频率。 Ui输入正弦信号，其频率fi=100KHz，Vip.p3p-p，用示波器观察4脚波形，并记录其频率。 测量环路的同步带 用频率计观察VCO的输出频率f0，调节输入信号频率fi，当f0跟着增加，直至增加到f0不变，测出刚好f0不变时的fi1。然后fi减小，使环路锁定。在继续减小fi，则f0也跟着减小，直至f0不跟随fi变化测出刚好失锁时的fi2，则环路的同步带ΔfH为： ΔfH=(fi2-fi1)/2 ③用CD4046锁相环构成10倍频电路 测量电路见图1，加上分频器（10分频）。 调整参考信号频率，使其环路处于锁定状态 测量参考信号频率fA、VCO的振荡频率fc，分频器输出fB，观察三点的波形并记录。 测量10倍频时的同步带，与锁相环路的同步 带作比较。 测出5分钟内，环路锁定时的VCO频率稳定度，并与参考信号作比较。 图3.CD4046鉴频电路图如下： 3.扩展命题 若选用NE562（国产型号L562）器件作实验，可作以下实验内容（实验电路如图4）。 该电路利用L562完成鉴频，环路设计时，使环路处于调制跟踪状态，压控振荡器的振荡频率跟踪输入信号频率而变化，由环路滤波器输出端取出调制信号。由于要求环路工作在调制跟踪状态，因此必须设计环路滤波器的带宽，以保证调制信号成分通过。此实验电路在9端经15KΩ电阻接地后取出调制信号，技术指标是： 调频信号中心频率 fo＝10MHz 调制频率 F＝300～4000Hz 峰值调制指数 mf＝4 输入的单边相加噪声谱密度：Wi＝4nW/Hz 提示：在解调电路中，根据调频信号的中心频 率fo计算定时电容CT，根据调频信号的最大频 偏计算环路参数。 调整VCO的振荡频率f0=10MHz。 观察锁相环路的工作过程，将输入信号fi调在5MHz左右，使锁相环处于锁定和失锁状态，用示波器9端观察波形的变化。 测量锁相环路的同步带△fH。 测量锁相环路的扑捉带ΔfP。 输入调频波，用示波器观察解调输出。 图4.调频信号解调电路图如下： 用L562锁相环构成十倍频电路 实验电路如图5，实验内容参考基本命题所述。 如何判断环路处于锁定状态？你能想出一个简便的指示锁定的方法吗？ 自行设计一个频率合成器 技术指标要求： 频