交换原理与技术 教学课件 作者 刘增基 鲍民权 邱智亮 第7章v1.pptVIP

路由器输入链路速率的不断提高，给缓存器提出两个要求：读写速率高和存储容量大。 输入链路速率为40G/s，分组长度为40字节时，存储器读写一个分组的时间是4ns。 缓存器的容量要能满足网络内拥塞控制机制的要求：互联网中源端对于拥塞控制的响应时间为端到端往返时间RTT。设路由器输入链路的速率为R，在此期间，路由器收到的比特数可能会达到R×RTT。为防丢失，缓存器容量应为R×RTT。当R=40G/s，RTT=0.25s时，需要缓存器容量为1.25G字节。 SRAM速率快、容量小，DRAM容量大、速率低。 * 7.5.4 线速缓存技术 对DRAM数据线并行扩展时，不同的DRAM块地址总线是相同的。图中一次向一个地址要读写320字节的数据。一次有可能向DRAM块中写入两个分组。但如果两个分组要写入两个队列，就不能使用一个地址。为解决这一问题，需要采用DRAM/SRAM混合结构。 * DRAM的并行读写 通过对多块DRAM的并行读写，可以提高DRAM的读写速率。 * SRAM/DRAM混合结构 SRAM和DRAM都分为Q个队列，SRAM与DRAM之间的数据宽度b=2RT 。 使用混合结构，可以分队列存储分组。SRAM可线速读写，用来暂存分组，输入的分组先写入SRAM尾部队列，再由SRAM写入DRAM。输出分组时，先把分组从DRAM读出到SRAM头部队列，再由SRAM输出。 * 7.5.5 路由快速查找技术 随着路由器接口速度的不断提高，使用软件方法实现高速路由查找越来越困难。目前已经广泛使用的STM-16(2.5Gbps)和STM-64(10Gbps)接口要求路由查找速度达到每秒几千万次，因此，需要用硬件实现高速路由查找。 查找路由表，就要读存放路由表的存储器，读存储器需要时间，减少查表过程中读存储器的次数，是提高查找速度的关键。 下面介绍2种基于硬件的路由查找技术： 1）基于DRAM的路由查找算法－DIR-24-8-BASIC算法 ； 2）基于CAM的路由查找算法 。 DIR-24-8-BASIC算法 (1) 第二个表称为TBLlong，存储所有长度大于24的网络前缀。长度小于24位网络前缀查第一个表得出下一跳路由器，长度大于24位的网络前缀要分别查两个表。 * 采用两级DRAM表来实现路由查找。第一个表称为TBL24，存储所有长度小于等于24的网络前缀，该表有224个表项，地址范围从0.0.0到255.255.255。 DIR-24-8-BASIC算法 (2) 如果网络前缀的长度大于等于24，TBL24中表项的第1位为1，后15位给出指向TBLlong表的指针。查TBL24时，使用分组目的地址的前24位作为TBL24的读地址。查TBLlong时，把查TBL24得到的指针乘256再加上分组目的地址的后8位作为TBLlong读地址。 * 互联网99%的网络前缀长度小于等于24，绝大部分路由只需查一次表。网络前缀长度小于24，TBL24中表项的第1位为0，后15位给出下一跳信息。 DIR-24-8-BASIC算法 (3) * A=10.54/16 ，A的网络前缀为16位，在TBL24中一共有224-16个表项都存储的是A的下一跳信息。对于一个大于24位的网络前缀，TBLlong分配28=256个表项。由于B、C前24位相同，且C的长度超过24，因此需要使用第二个表TBLlong。在TBL24的10.54.34的表项中设置一个索引号，以此索引TBLlong，得到B和C的下一跳信息。 DIR-24-8-BASIC机制有许多优点： 尽管完成一次查找大致需要访问两次内存，但是两次操作是针对不同内存的，所以可采用流水线方式； 该机制的总内存成本最大是33MB DRAM（TBL24占32MB：224×16bits，假定网络前缀超过24位的网络的数量为212=4096，对于每个大于24位的网络前缀，TBLlong中都会分配256个表项，每个表项仅存下一跳信息，即路由器的端口号，如下一跳路由器少于256个，则下一跳的信息可以用1字节表示，因此TBLlong的容量为1MB）； 非常适合于硬件实现； 采用流水线方式，应用50ns DRAM可实现每秒20×106个分组的查找速率，查找时间等于一次内存访问时间。 * DIR-24-8-BASIC算法 (4) * 基于CAM的路由查找算法 目前路由查找使用最多的硬件实现方法是使用内容