单片机原理及接口技术复习资料.docVIP

单片机原理及接口技术 复习资料，基本整理完全，如有错误请指出，改正后发到群共享内 单片机的定义： 单片机是指一块集成在一块芯片的完整计算机系统。 单片机组成： CPU、内存、内部和外部总线系统，大部分还会具有外存，同时集成诸如通讯接口，定时器、实时时钟。 单片机应用： 智能仪器仪表、机电一体化产品、实时工业控制、分布系统的前端模块、家用电器 51单片机基本结构： 串行口输入和输出引脚RXD和TXD； 外部中断输入引脚（！INT0）和（！INT1）； 外部技术输入引脚T0和T1； 外部数据存储写和读控制信号（！WD）、（！RD）； CPU系统： （1）8位CPU，含布尔处理器； （2）时钟电路； （3）总线控制。 存储器系统： 4k字节的程序存储器（ROM/EPROM/Flash，可外扩至64k） 128字节的数据存储器（RAM，可再外扩至64k）。 特殊功能寄存器SFR。 I/O口和其他功能单元 4个并行I/O口。 2个16位定时/计数器。 1个全双工异步串行口（UART）。 中断系统（5个中断源、2个优先级）。 具有总线扩展引脚DIP40封装： 电源及时钟引脚（4个） Vcc：电源及时钟接入引脚 Vss：接地引脚 XTLA1：晶体振荡器接入的一个引脚 XTLA2：晶体振荡器接入的另一个引脚 控制引脚（4个） RST/Vpd：复位信号输入引脚/备用电源输入引脚 ALE/（！PROG）地址锁存允许信号输出引脚/编程脉冲输入引脚 （！EA）/Vpp：内外存储器选择引脚/片内EPROM（或Flash ROM）编程电压输入引脚 （！PSEN）：外部程序存储器选通信号输出引脚 并行I/O口引脚（32个分成4个8位口） P0.0~P0.7：一般I/O口引脚或数据/低位地址总线复用引脚 P1.0~P1.7：一般I/O口引脚 P2.0~P2.7：一般I/O口引脚或高位地址总线引脚 P3.0~P3.7：一般I/O口引脚或第二功能引脚 晶振信号12分频后形成机器周期，指令周期为1~4个机器周期； 指令的执行时间称作指令的周期；80C51单片机的指令按执行时间可分为三类：单周期指令、双周期指令、四周期指令（四周期指令只有乘、除两条指令）。 单周期指令时序： 单字节指令时，在S1P2开始吧指令操作码读入指令寄存器，并执行指令，但在S4P2开始读的下一指令的操作码要丢弃，且程序计数器PC不加1。 双字节指令时，在S1P2开始吧指令操作码读入指令寄存器，并执行指令，但在S4P2开始再读入指令的第二字节。 双周期指令 对于单字节指令，在两个机器周期之内要进行4次读操作。只是后3次读的操作无效。 在80C51基本型中设置了与片内ROM统一编址的21个特殊功能寄存器，他们离散地分布在80H~FFH的地址空间中。字节地址能被8整除的（及十六进制的地址码尾数为0或8的）单元是具有地址的寄存器。在SPF地址空间中，有效地址共有83个。 P0口的结构： P0口由一个输出锁存器、一个转换开关MUX、两个三态输入缓冲器、输出驱动电路和一个与门及一个反向器组成。 P0用作通用I/O口（C=0） 当系统不进行片外的ROM扩展（此时！EA=1），不进行片外ROM扩展（内部RAM传送“MOV”类指令）时，P0做通用I/O口。在这情况下，单片机硬件自动使C=0，MUX开关接向锁存器的反向输出端。另外，与门输出地“0”使输出驱动器的上拉场效应晶体管T1处于截止状态。因此，输出驱动级工作在需外接上拉电阻的漏极开路方式。 （1）、作输出口时，CPU执行口的输出指令，内部数据总线上的数据在“写锁存器”信号的作用下由D段进入锁存器，经锁存器的反相端送至场效应晶体管T2，再经T2反相，在P0.X引脚出现的数据正好是内部总线的数据。 （2）、做输入口时，数据可以读自口的锁存器，也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。 2、P0用作地址/数据总线（C=1） 当系统进行片外的ROM扩展（西施！EA=0）或进行片外RAM扩展（外部RAM传送使用”MOVX @ DPTR”或”MOVX @ Ri”类指令）时，P0用作地址/数据总线。在这种情况下，单片机内硬件自动使C=1，MUX开关接向反相器的输出端，这时与门的输出由地址/数据总线的状态决定。 （1）、执行输出指令时，低8位地址信息和数据信息分时出现在地址/数据总线上。若地址/数据总线的状态为“1”，则场效应晶体管T1导通、T2截止，引脚状态为“1”；若地址/数据总线的状态为“0”，则场效应晶体管T1截止、T2导通，引脚状态为“0”。可见P0.X引脚的状态正好与地址/数据总线的信息相同。 （2）、执行输入指令时，首先低8位地址信息和数据信息分时出现在地址/数据