开题报告57072.docVIP

南京工程学院 毕业设计开题报告 课 题 名 称： 基于VHDL的卷积码编译码设计 学 生 姓 名： 季 婷 指 导 教 师： 谭 振 建 所 在 系 部： 康尼学院 专 业 名 称： 通信工程 南京工程学院 2013 年3月 10 日 说 明 1．根据南京工程学院《毕业设计(论文)工作管理规定》，学生必须撰写《毕业设计（论文）开题报告》，由指导教师签署意见、教研室审查，系教学主任批准后实施。 2．开题报告是毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。学生应当在毕业设计（论文）工作前期内完成，开题报告不合格者不得参加答辩。 3．毕业设计开题报告各项内容要实事求是，逐条认真填写。其中的文字表达要明确、严谨，语言通顺，外来语要同时用原文和中文表达。第一次出现缩写词，须注出全称。 4．本报告中，由学生本人撰写的对课题和研究工作的分析及描述，应不少于2000字，没有经过整理归纳，缺乏个人见解仅仅从网上下载材料拼凑而成的开题报告按不合格论。 5．开题报告检查原则上在第2～4周完成，各系完成毕业设计开题检查后，应写一份开题情况总结报告。 毕业设计(论文)开题报告 学生姓名 季婷 学 号 240092208 专 业 通信工程 指导教师姓名 谭振建 职 称 讲师 所在系部 康尼学院 课题来源 自拟课题 课题性质 工程设计 课题名称 基于VHDL的卷积码编译码设计 毕业设计的内容和意义 毕业设计内容： 查阅相关资料，了解与本课题相关技术的研究背景及发展历史。 2. 了解卷积码的基本概念及卷积码的编译码原理。 3. 用VHDL语言编写程序，实现卷积码的编译码电路功能。 4. 仿真验证电路功能，探讨该项技术在现代通信中的应用及发展。 卷积码编码器的结构： 通常把卷积码记为：（n，k，N），其编码效率为k/n，N 称为约束长度。(n，k，N)卷积码可用k个输入、n个输出、输入存储为N的线性有限状态移位寄存器及模2加法计数器电路来实现。 卷积码的编码方法有两类：图解法和解析表示。图解法包括：树图、状态图、网格图。解析法包括：离散卷积法、生成矩阵法、多项式乘积法。本项目设计的编码器选择了多项式乘积法，其结构如图1所示。 图 1 卷积编码器结构 毕业设计的内容和意义 卷积码译码器的结构： 卷积码的解码方法主要有两种：代数译码和概率译码。代数译码是根据卷积码的本身编码结构进行译码，译码时不考虑信道的统计特性。概率译码在计算时要考虑信道的统计特性。大数逻辑解码器是代数解码最主要的解码方法，它既可用于纠正随机错误，又可用于纠正突发错误。本项目所选系统卷积码的大数逻辑解码器如图2 所示。 图 2 卷积解码器 设计方案： VHDL语言采用自上至下和基于库的设计方法，其突出的优点是具有多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路。本设计所用VHDL设计平台是Altera的QuartusII EDA软件。QuartusII界面友好，使用便捷；它支持VHDL语言文本文件，原理图以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计；具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。本设计将介绍基于FPGA设计的（3,1,2）卷积编码器和（2,1,1）卷积解码器，设计使用了VHDL语言，经过了在芯片上的验证试验，并成功应用到了扩频通信系统中。并将通过仿真的VHDL程序下载到FPGA芯片EPF10k10LC84-3上，取得试验结果，本设计选用的（3,1,2）卷积码和（2,1,1）卷积码，都是极具代表性的卷积码，由于卷积码都具有相似的结构和特点。 毕业设计的内容和意义 毕业设计意义： 卷积码作为通信系统中重要的编码方式，以其良好的编码性能，合理的译码方法，被广泛反应。卷积码不论是在编码还是译码过程中当前码元状态与其前后码元都有信息关联，因此卷积码在纠正突发错误中表现良好，在突发雷电噪声的甚低频通信中有很强的纠错能力。 在实际信道传输数字信号过程中，由于信道传输特性不理想会导致信号波形失真，接收端会不可避免地产生错误判决而产生误码。由信道乘信干扰引起的码间串扰通常可以采用均衡的技术纠正。而对于由信道加性噪声产生的影响，人们研究出了许多差错控制编码技术来解决。而P.Elias于1955年提出的卷积码就是其中一种性能很好的编码。这种编码是深度空间通信系统和无线通信系统中常用的一种差错控制编码，在编码过程中卷积码充分利用了各码字的相关性在