DSP原理及应用 教学课件 作者 郑玉珍 DSP原理及应用_第06章.pptVIP

事件管理器内部结构 通用定时器的寄存器 控制寄存器TxCON ：决定通用定时器的操作模式，例如选择计数模式、时钟、预分频系数、比较寄存器的重装载条件…… 全局控制寄存器GPTCONA/B：规定了通用定时器针对不同事件采取的动作，指明计数方向 ，定义ADC的启动信号…… 比较寄存器TxCMPR ：与通用定时器的计数值不断比较 ，匹配时，相应引脚跳变，请求中断； 周期寄存器TxPR:决定定时器的计数周期 ； 比较寄存器和周期寄存器是双缓冲的 ，任意时刻，都可以修改映像寄存器 通用定时器的中断 上溢中断TxOFINT：当通用定时器的计数值达到FFFFH时，发生上溢事件 ； 下溢中断TxUFINT：当计数值达到0000H时 ，发生下溢事件； 比较匹配TxCINT：当计数值与比较寄存器中的值相等时，发生比较匹配事件； 周期匹配TxPINT：当计数值与周期寄存器中的值相等时，发生周期匹配事件 ； 发生以上事件会将相应中断标志置位，如果外设中断未被屏蔽，则会产生一个外设中断请求 通用定时器的计数模式 对TxCON寄存器中的TMODE1~TMODE0位进行设置，选择不同的计数模式； 设置TxCON.6即TENABLE位可以使能或禁止定时器的计数操作 ； 每个通用定时器都支持4种计数模式：停止/保持模式、连续递增计数模式、定向递增/递减计数模式和连续递增/递减计数模式。 连续增计数模式 通用定时器的初始值可以是0~FFFFH之间的任意值。 如果初始值比周期寄存器中的值大时，计数器将从初始值开始计数，一直递增到FFFFH后复位到0，然后以0为初始值重新开始计数； 如果初始值等于周期寄存器的值，则将周期中断标志置位，复位到0，下溢中断标志置位，然后以0为初始值继续计数； 如果初始值界于0和周期寄存器的值之间时，将递增计数到周期寄存器的值，然后将周期中断标志置位，复位到0，下溢中断标志置位，以0为初始值继续计数； 适用于边沿触发或异步PWM波形产生等应用，也适用于电机和运动控制系统采样周期的产生。 定向递增/递减计数模式 定向递增/递减计数模式 定时器的计数方向由寄存器GPTCONA/B中的相应位来指示； 引脚TDIRA/B的状态被忽略； 连续递增/递减计数模式特别适用于产生中心对称的PWM波形，这种波形在电机/运动控制和电力电子技术中广泛应用。 通用定时器的比较操作 每个通用定时器都有一个对应的比较寄存器TxCMPR和一个PWM输出引脚TxPWM； 将TxCON[1]位设置为1，使能定时器的比较操作； 通用定时器的计数值持续地与比较寄存器TxCMPR的值进行比较，当两者相等时，就发生比较匹配； 比较匹配发生后再过1个CPU时钟周期，定时器的比较中断标志置位，并在输出引脚TxPWM上将产生跳变； 如果GPTCONA/B选择比较匹配作为ADC启动转换信号，则同时产生ADC启动转换信号SOC； 如果比较中断未被屏蔽，将产生一个外设中断申请； 在PWM输出引脚TxPWM上可以产生对称或不对称的PWM波形。 PWM比较输出和中断 不对称 PWM 波形可由连续增计数实现 对称PWM 波形可由连续递增／递减计数模式产生 用通用定时器产生PWM输出 使用通用定时器产生PWM波形的步骤如下： （1）根据PWM载波周期设置TxPR的值； （2）设置TxCON，选择计数模式、计数时钟源并启动操作； （3）将在线计算得到的PWM脉冲宽度（占空比）装载入TxCMPR。 在连续递增计数模式下，将期望的PWM周期除以通用定时器时钟周期，并减去1，得到的结果装入TxPR；在连续递增/递减计数模式下，将期望的PWM周期除以2倍的定时器时钟周期，得到的值装入TxPR。 在运行期间，比较寄存器的值不断更新，新的比较值决定新的占空比。 每个EV模块各有3个全比较器，每个比较器对应两路PWM输出； EVA模块中，全比较器的时钟由通用定时器1提供 ，EVB模块中，全比较器的时钟由通用定时器3提供 ； 每个比较单元包括3个16位的比较寄存器CMPRx，各带一个映像寄存器；1个16位的比较控制寄存器COMCONA；1个16位的动作控制寄存器ACTRA，带有1个映像寄存器；6路带三态输出的PWM引脚以及控制和中断逻辑 ； 较单元的输入包括来自控制寄存器的控制信号，通用定时器1的时钟信号及下溢信号、周期匹配信号和复位信号。比较单元的输出信号是一个比较匹配信号，如果比较操作被使能的话，比较匹配信号将中断标志置位，并在对应的PWM引脚上产生跳变 。 比较单元结构 比较单元的工作过程 通用定时器1的计数值不断地与比较寄存器的值进行比较，当发生匹配时，该比较单元的两个输出引脚发生跳变； ACTRA寄存器定义在发生比较匹配时每个输出引脚为高有效电平或低有效电平； 比较单元的运行要求