EDA设计技术 教学课件 作者 杨光永 凌永发第6章 并行建模.pptVIP

第6章 并行建模 EDA设计技术 当系统存在多个同时发生的过程，每个过程包含不同的状态信息，且系统必须对每个过程进行独立控制，该系统的行为模型称之为并行模型。 对并行模型的抽象描述过程称为并行建模。 并行建模方法：事件控制、等待控制、顺序控制、并行控制。 6.1 事件控制 一个独立的过程被事件触发，则过程由挂起转入执行的控制方式，称为事件控制。 事件控制采用事件控制语句或事件表达式，描述事件控制条件，包括四种表达方式： @event_identifier @(event_expression) @* @(*) @：事件敏感符号 @*和@(*)：隐式事件表达式 @(event_expression)：显式事件表达式 它们都可用于可综合组合逻辑的敏感列表，可以是上升沿posedge、下降沿negedge或空， 表达式可以是wire型、reg型或逻辑输出信号 触发条件为真，执行事件控制语句 触发条件为假，或事件表达式无变化，不执行事件控制语句 依据触发条件的属性，分为边沿敏感信号和电平敏感信号 事件控制可划分为：边沿触发事件控制和电平敏感事件控制。 边沿触发包括上升沿触发和下降沿触发 上升沿和下降沿分别规定了五种信号电平迁移方式，其关键字分别为posedge、negedge 上升沿：0?1；0?x；0?z；x?1；z?1； 下降沿：1?0；x?0；z?0；1?x；1?z； 6.1.1 边沿触发事件控制 6.1.2 电平敏感事件控制 电平敏感事件只对条件表达式的电平变化有效 如果事件控制表达式的条件（电平变化）为真，执行事件控制语句 否则不执行事件控制语句 电平敏感事件的条件表达式也可以采用各种运算符或操作符 等待控制是一种电平敏感事件控制，其基本形式为： wait(event_expression)statement_or_null 当条件表达式event_expression为真，则执行等待控制语句statement_or_null； 否则，一直等待。 注意，分号不在等待条件表达式之后，而是在控制语句之后。 6.2 等待控制 6.3 顺序控制 将一条或多条按顺序执行的语句与begin-end语句构成顺序控制语句块，控制模块的流程按顺序执行（非阻塞式赋值语句除外），即顺序控制。 基本形式： begin [:block_identifier{block_item_declaration}] {statement} end 顺序控制语句块始于begin，终于end 若分配语句块名block_identifier，以块名命名的顺序控制语句块内可定义新的本地变量、参数、寄存器和事件申明。 顺序控制语句可以采用多层嵌套的方式，可以内嵌顺序控制的begin-end语句块，也可以内嵌并行控制的fork-join语句块。 将一条或多条分离的过程执行语句与fork-join语句构成并行控制语句块，控制模块的流程按并行执行，即并行控制。 基本形式： fork: block _identifier statements join 并行控制语句块始于fork，终于join 6.4 并行控制 由于fork-join语句块的并行执行方式，一般常与过程语句always配合使用。 若分配语句块名block_identifier，块名之前需增加冒号 6.5.1线阵CCD图像传感器时序发生器 本例对线阵CCD图像传感器进行读操作，以获得图像传感器的图像信息。 传感器需要五路信号：向CCD传感器发出四路移相信号，向数据采集单元发出一路帧同步信号SYNC，五路信号皆由时钟振荡器CLK生成。 6.5 并行建模实例 帧同步信号的周期为1.024ms，即1.024ms采集一帧图像，Tsync=1.024ms。四路移相信号包括： 反相的移相脉冲信号FAI1和FAI1n，占空比分别为0.8和0.2； 复位脉冲信号RS，占空比为0.1； 移相时钟信号CP，占空比为0.5； 线阵CCD传感器操作时序图 先定义模块名CCD_Driver及输入输出端口： module CCD_Driver(CLK,SYNC,FAI1,FAI1N,RS,CP); input CLK; output SYNC,FAI1,FAI1N,RS,CP; reg SYNC,FAI1,FAI1N,RS,CP; 利用5.000MHz的时钟信号进行计数，设置计数器变量Count5120 由于1.024ms的同步周期需0至5119个CLK脉冲，需将Count5120设置为13位总线宽度寄存器类型的变量，即： reg [12:0]