模拟电路与数字电路 教学课件 作者 林捷 杨绪业 第6章 组合逻辑电路.ppt

模拟电路与数字电路 教学课件 作者 林捷 杨绪业 第6章 组合逻辑电路.ppt

  1. 1、本文档共81页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章 组合逻辑电路 6.1概述 6.1.1组合逻辑电路的特点 6.1.2组合逻辑电路的分析和设计方法 6.1.1组合逻辑电路的特点 6.1.2组合逻辑电路的分析和设计方法 6.2常用组合逻辑电路 6.2.1编码器 6.2.2优先编码器 6.2.3译码器 6.2.4显示译码器 6.2.5数据选择器 6.2.6加法器 6.2.7数值比较器 6.2.1编码器 6.2.2优先编码器 6.2.3译码器 6.2.4显示译码器 6.2.5数据选择器 6.2.6加法器 6.2.7数值比较器 6.3组合逻辑电路中的竞争—冒险现象 6.3.1竞争—冒险现象 6.3.2竞争—冒险现象的判断方法 6.3.1竞争—冒险现象 6.3.2竞争—冒险现象的判断方法 本 章 小 结 图6-24(a)所示为四位加法器的符号。利用加法器可以很方便地组成某些代码转换电路,下面来讨论用加法器实现将8421码转换成余3码或将余3码转换成8421码的电路。 【例6-5】设计一个将输入的四位余3码信号转换成四位8421码输出。 解设用变量Y表示余3码,用变量A表示8421码,由第1章的内容可知余3码和8421码的关系为 Y3Y2Y1Y0-A3A2A1A0=0011 (6-39) 由式(6-39)可得输入为余3码,输出为8421码的转换关系为 A3A2A1A0=Y3Y2Y1Y0-0011 (6-40) 式(6-40)是减法运算,利用原码和补码的关系可将式(6-40)转化成相加的运算。因0011十六进制数的补码是1101,所以,式(6-40)可以改写为 A3A2A1A0=Y3Y2Y1Y0+1101 (6-41) 根据式(6-41),利用加法器74LS283搭建的代码转换电路如图6-24(b)所示。 图6-24四位全加器的符号和例6-5的图 用来比较两个数字大小的电路称为数值比较器。 数值比较器同样也有一位和多位之分,下面先来讨论一位数值比较器。 设输入的两个数字分别为A和B,两个数字相比较的结果只有YAB,YA=B和YAB三种,三种结果的逻辑关系真值表如表6-9所示。 根据表6-9可得数值比较器的逻辑表达式为 若选择与非门来搭建电路,则式(6-42)的输出变量变成反码,式(6-42)改写成 根据式(6-43)搭建的数值比较器电路如图6-25(a)所示,图6-25(b)所示为四位数值比较器CC14585的符号。 图6-25一位数值比较器的逻辑图和四位数值比较器符号 由图6-25(b)可见,四位数值比较器CC14585除了正常的数据输入端外,还增加了用于扩展功能的扩展输入端IAB、IA=B和IAB。从集成电路手册上可查得这几个输入端的使用方法是如下。 ① 只比较两个四位数时,扩展输入端IAB接低电平,扩展输入端IA=B和IAB接高电平。 ② 当比较两个四位以上、八位以下的二进制数时,可将低位片子的扩展输入端IAB接低电平,扩展输入端IA=B和IAB接高电平,将低位片子的输出信号YAB和YA=B分别输入高位片子的扩展输入端IAB和IA=B,并将高位片子的扩展输入端IAB接高电平。 将两片四位数值比较器CC14585组成八位数值比较器的连接图如图6-26所示。 图6-26八位数值比较器的连接图 在前面讨论电路的逻辑关系时,仅仅考虑电路处在稳态条件下的工作情况,没有考虑信号在转换瞬间电路传输信号的速度对电路工作状态的影响。 实际上这种影响是存在的,有时还比较严重,甚至会发生逻辑错误,产生错误的动作。 在数字电路中,这种影响称为竞争—冒险,为了消除竞争—冒险对电路工作状态的影响,有必要对电路在瞬态条件下工作的情况进行研究,对可能出现的竞争—冒险现象预先采取措施加以解决,以提高电路工作的可靠性。 若将74LS138的控制端S1当作输入数据D的数据输入端,并将控制端 按如图6-8(a)所示的方法接低电平信号“0”。根据表6-6可以说明图6-8(a)所示电路的工作原理。 图6-8用74LS138构成数据分配器 【例6-2】利用3线—8线译码器74LS138组成4线—16线的译码器。 解因74LS138是3线—8线译码器,输出只有8根线,要组成输出是16根线的4线—16线译码器必须用两片的74LS138,两片74LS138连接的电路如图6-9所示。 图6-9 用两片74LS138组成4线—16线译码器 【例6-3】用3线—8线译码器74LS138和适当的门电路组成三输入变量的表决器。 解 由4.4.2节的内容可知,

文档评论(0)

带头大哥 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档