基于SOC嵌入式核测试结构地研究.pdfVIP

第四届中国测试学术会议 基于SOC嵌入式核测试结构的研究‘ 王玺何怡刚刘美容苏旷宇 (湖南大学电气与信息工程学院湖南长沙410082) 型§n鞋i2Q塑@bQ塑出￡Q塑 摘要：以复用嵌八式核测试为目标的测试策略是现今解决SOC测试问题的基础，IEEE P1500嵌入式核测试组织已经在SOC测试壳，测试亮与测试存取通道之问接口和测试接口 语言方面取得了一定的成果，但关于核的测试结构的具体实施，相应的测试存取机构的选 取和设计方面还未予标准化．本文从测试复用的角度，研究了可复用IP核以厦系统芯片SOC P1 要探讨了IEEE 机制，并给出其在sOc中的应用。 关键词：嵌入式IP核，测试外壳，测试存取机制(TAM)，IEEEP1500，SOC 1引言 随着集成电路设计和制造技术水平的不断提高，特别是进入深亚微米以及超高集成度的发展阶 段以来，通过集成各种IP核的系统级芯片(SOC)的功能也更为强大，它同时也带来一系列的设计 和测试问题。测试已经成为制约SOC设计的和应用的一个关键因素，SOC的核心问题是IP核复用 带来的和测试复用问题。SOC基于嵌入核的设计复用技术，大大提高了复杂的电子系统的设计效率。 IEEE P15100是测试嵌入式核的推荐标准，它己正式成为基于嵌入核的IC的P1500标准可测性方法。 本文将在介绍IEEEP1500推荐测试壳的基础上，结合国内外研究实例，较为系统的介绍SOC嵌入 式核的测试结构方面的研究。 2面向复用的IP核测试结构 IP核测试复用不仅仅包含核内DFT电路逻辑的复用，还包含测试模式的复用。IP核测试复用第 一层含义是指1P核可测性设计电路逻辑复用，即自身电路逻辑的测试结构设计复用；第二层含义是 指为了复用核的测试向量在芯片结构上所做的一些特殊设计，即面向测试复用的lP核测试结构设计。 Under 外费：(TestWrapper) 圜 蔫试环 图2-1嵌入式IP和测试结构示意图 系统芯片SOC测试结构设计的核心是IP核测试复用。而作为IP核测试复用关键的测试外壳一 ‘基金项目高校博士学科点寺项科研基金(20020532016)，湖南大学搬英计划和湖南省科技计划【030K”115】： 作者简舟：王玺．男．1981年出生．硕士研究生．研究方向为混合信号SOC测试和设计． 20 第四届中国测试学术会议 般包含在口核设计中。因此，从芯片设计角度看，芯片测试结构主要是指片上测试访问机制TAM 以及芯片测试控制器的设计。下面我们就主要介绍IP核中的测试外壳结构和TAM存取机制及其应 用。 3测试外壳 测试外壳是核和TAM以及核与芯片其它逻辑之间的接口。测试外壳不仅实现片内核与核之间的 测试隔离．而且还为核提供测试数据的传送通道[21131[4】。对于测试外壳己经有了较深入的研究，文 献[3】提出的Test Collar都是一种典型的测试外壳的实现。测试外壳单元 Shell以及文献[8】提出的Test (Wrapper Cell)是测试外壳结构中最重要组成部分，文献[2】给出了一种典型的测试外壳单元的实现， 而文献[5】给出了另外一种典型测试外壳单元的实现，文献例详细分析了核各种端口的情况，并给出 了最小的测试外壳单元库。本节针对两种典型测试外壳结构IEEEP1500和TestShell，分析了它们各 自的优缺点。 3．1IEEE P1500测试外壳 1EEEPl500标准的目的是建立IP核提供者和使用者之间的标准接口，以促进基于芯核的测试。 设置IP核的各种状态和匹配测试带宽。 BoundaryCeil)、一个用于 P1