TigerSHARC处理器技术及其应用 教学课件 作者 冯小平 第4 6章 第4章.pptVIP

4.1 TS处理器的中断 4.1.1 TS处理器的中断源 DSP为应用设计提供了丰富的中断资源，从类型上可以分为硬件中断和软件中断。硬件中断主要包括仿真器中断、复位中断、外部输入中断、定时器中断、链路服务请求中断、DMA控制中断、向量中断(VIRPT)、硬件错误中断和总线锁定中断。由于处理器的大部分中断都是硬件中断，因此硬件中断的执行效率就很重要。软件中断主要是指由特别的指令和软件异常引起的中断，具有较高的优先级。此外，中断也可以分为外部中断和内部中断。 DSP处理器处理的中断主要包括：① 定时器中断；② 链路口中断；③ ?DMA中断；④ 外部IRQ中断；⑤ 矢量中断；⑥ 总线锁定中断；⑦ 硬件错误中断；⑧ 软件异常中断；⑨ ?DEBUG(仿真器)中断；⑩ 复位中断。 　　对于以上这些中断，除了仿真器中断、软件异常中断和复位中断不可以屏蔽外，其余中断都是可以屏蔽的。用户程序中通过编程IMASK寄存器可以使能或者屏蔽可屏蔽中断。如果IMASK寄存器的某个中断相应位设置为0(即将该中断屏蔽)，那么当出现该中断请求时，中断请求只锁存到中断锁存寄存器，但DSP不响应中断服务，直到该中断在以后解除屏蔽且没有清除该中断锁存标志位时，才响应该中断。 　　1) 定时器中断　　TS处理器中有两个定时器，能产生四个定时器中断：每个定时器产生两种中断源，一个优先级高，一个优先级低。当一个定时器产生中断时，会同时将中断锁存寄存器ILAT中对应的高和低优先级定时器中断位置位。设置两个中断优先级是为了让程序员根据不同的应用场合，选择需要使用高优先级还是低优先级。这样做的目的是让用户通过使能不同的中断来选用所需的优先级。中断服务程序执行后，仅清除一个中断标志位。若高优先级和低优先级中断均使能，则中断服务程序会执行两次。 　　2) 链路口中断　　TS处理器有四个链路口，可以产生四个链路口中断。这些链路口通道都有专用的DMA通道协同其工作，以提高数据的传输效率。在利用链路口进行数据传输时，若链路口的接收缓冲区中有一个数据，而没有初始化相应的DMA通道进行接收，则链路口将发出一个中断。 　　3) ?DMA中断　　TS处理器有14个DMA通道，用于数据传输。每个DMA通道都可以产生一个中断。若DMA通道传输控制块TCB中使能了MDA中断，且该中断没有屏蔽，全局中断使能，则该DMA通道块传送完成后会对中断锁存寄存器的相应中断标志位置1，产生中断。 　　4) 外部IRQ中断　　TS处理器提供了四个外部中断输入引脚IRQ0～IRQ3，用于处理器的外部接口对程序流的控制。这四个中断源可以设置为边沿触发，也可以设置为电平触发，这可以通过对SQCTL寄存器进行编程来实现。若使能其中断，且该引脚输入有效，则发出一个中断。应当注意的是，如果设置为电平触发中断，且低电平持续太长，当执行完中断服务程序后，还没有撤销中断源，则DSP会认为又产生了一次中断，再次进入中断服务程序。 　　5) 矢量中断　　处理器复位后，会使能矢量中断，但未进行矢量初始化。其他主处理器可以通过该中断发布中断事件，使该处理器完成加载。另外，此中断也可作为一个通用中断，供其他主处理器使用。其他主处理器(主机或其他TS处理器)向这个寄存器中写入中断服务程序的地址，则该写操作会引起矢量中断。 　　6) 总线锁定中断　　当对寄存器SQCTL的总线锁定位置位，且TS处理器获得总线使用权时，会产生总线锁定中断，表示TS处理器已经获得外部总线，且锁定了外部总线，禁止其他处理器使用外部总线。　　7) 硬件错误中断　　当出现硬件操作错误时，会产生硬件错误中断。错误的硬件操作包括：DMA TCB初始化错误，自动DMA操作错误，外部广播读操作错误，访问未使能的SDRAM，在多处理器存储空间读自己的存储空间，链路口错误等。 　　8) 软件异常中断　　产生软件异常中断的主要原因是在程序执行过程中出现了数据溢出、非法操作等。当软件异常中断出现时，如果没有使能该中断，则会丢失该中断。导致软件异常中断的事件通常有：　　(1) ?IEEE标准定义的浮点异常。　　(2) 数据出现下溢出，寄存器XSTAT/YSTAT中UEN位置1。　　(3) 寄存器XSTAT/YSTAT中OEN置位，出现溢出。　　(4) 调试异常，如使用TRAP指令，设置观测点，观测条件匹配。 　　(5) 非法操作，包括使用未定义的指令和对指令进行非法合并。　　(6) 访问外部非法存储空间，如利用加载/保存指令或取指操作实施多处理器空间广播读操作。　　(7) 非法加载未对齐的数据，比如从奇地址装载长字，从非四字对齐的地址装载四字组，且不是DAB访问。　　(8) 在用户模式下访问监控程序寄存器，