Verilog HDL数字集成电路设计原理与应用 教学课件 作者 蔡觉平第2章.pptVIP

　　　　Verilog HDL语法来源于C语言基本语法，其基本词法约定与C语言类似。程序的语言要素也称为词法，是由符号、数据类型、运算符和表达式构成的，其中符号包括空白符、注释符、标识符和转义标识符、关键字、数值等。 2.1.1 空白符　　空白符包括空格符(\b)、制表符(\t)、换行符和换页符。空白符使代码看起来结构清晰，阅读起来更方便。在编译和综合时，空白符被忽略。　　Verilog HDL程序可以不分行，也可以加入空白符采用多行编写。 　　例2.1-1 空白符使用示例。　　initial begin a = 3b100; b = 3b010; end　　相当于：　　initial　　begin 　　 a = 3b100;　　 b = 3b010;　　end 2.1.2 注释符　　Verilog HDL语言中允许插入注释，标明程序代码功能、修改、版本等信息，以增强程序的可阅读性和帮助管理文档。Verilog HDL中有两种形式的注释。　　(1) 单行注释：单行注释以“//”开始，Verilog HDL忽略从此处到行尾的内容。　　(2) 多行注释：多行注释以“/*”开始，到“*/”结束，Verilog HDL忽略其中的注释内容。　　需要注意的是，多行注释不允许嵌套，但是单行注释可以嵌套在多行注释中。 　　例2.1-2 注释符使用示例。　　单行注释：　　assign a=b c; //单行注释　　多行注释：　　assign a[3:0]=b[3:0]c[3:0;]; /*注释行1　　 注释行2 */　　非法多行注释：/*注释内容 /*多行注释嵌套多行注释*/ 注释内容*/　　合法多行注释：/*注释内容 //多行注释嵌套单行注释*/ 2.1.3 标识符和转义标识符　　在Verilog HDL中，标识符(Identifier)被用来命名信号名、模块名、参数名等，它可以是任意一组字母、数字、$符号和_(下划线)符号的组合。应该注意的是，标识符的字母区分大小写，并且第一个字符必须是字母或者下划线。　　例2.1-3 以下标识符都是合法的。　　count　　COUNT //与count不同　　_CC_G5 　　B25_78　　SIX 　　例2.1-4 以下标识符都是不正确的。　　30count //标识符不允许以数字开头　　out* //标识符中不允许包含字符?*　　a+b-c //标识符中不允许包含字符?+?和?-?　　n@238 //标识符中不允许包含字符@　　为了使用标识符集合以外的字符或标号，Verilog HDL规定了转义标识符(Escaped Identifier)。采用转义标识符可以在一条标识符中包含任何可打印的字符。转义标识符以“\”(反斜线)符号开头，以空白结尾(空白可以是一个空格、一个制表字符或换行符)。 　　例2.1-5 以下是合法的转义标识符。　　\ a+b=c　　\7400　　\.*.$　　\{******}　　\~Q　　\OutGate //与OutGate相同 2.1.4 关键字　　Verilog HDL语言内部已经使用的词称为关键字或保留字，它是Verilog HDL语言内部的专用词，是事先定义好的确认符，用来组织语言结构。用户不能随便使用这些关键字。需注意的是，所有关键字都是小写的。例如，ALWAYS不是关键字，它只是标识符，与always(关键字)是不同的。表2.1-1所示为Verilog HDL的常用关键字。 　　表2.1-1 Verilog HDL中的常用关键字 2.1.5 数值　　Verilog HDL有四种基本的逻辑数值状态，用数字或字符表达数字电路中传送的逻辑状态和存储信息。Verilog HDL逻辑数值中，x和z都不区分大小写，也就是说，0x1z与值0X1Z是等同的。Verilog HDL中的四值电平逻辑如表2.1-2所示。 　　表2.1-2 四值电平逻辑 　　在数值中，下划线符号“_”除了不能放于数值的首位外，可以随意用在整型数与实型数中，它们对数值大小没有任何改变，只是为了提高可读性。例如，16b1011000110001100和16b1011_0001_1000_1100的数值大小是相同的，只是后一种的表达方式可读性更强。 　　1．整数及其表示　　Verilog HDL中的整数可以是二进制(b或B)、八进制(o或O)、十进制(d或D)与十六进制(h或H)，其基数符号和可以采用的数字字符集如表2.1-3所示。 　　表2.1-3 数制的基数符号与数字字符集 整数的表示形式为如下：　　+/-sizebase_