多功能数字钟及设计和实现.docVIP

毕业设计 题目： 多功能数字钟的设计与实现 摘 要 该设计利用QuartusII软件设计一个数字钟，结合所学过的数字电路、EDA技术等知识，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并在此基础上添加闹钟等功能，经过对各功能分析得到各个基础模块，然后设计各个功能模块，最后进行综合设计。利用quartusⅡ进行相应的设计、仿真、调试，设计出多功能数字钟。 关键字：Quartus 数字钟 多功能 目 录 一、 设计内容 1 二、 设计要求 1 三、 方案论证 1 四、 基本电路 2 （一）脉冲发生电路 2 （二）计时电路的设计 8 （三）校时校分保持电路 13 （四）清零电路 13 （五）消颤电路 14 （六）译码显示电路 16 五、 扩展模块 17 （一）星期计时器 18 （二）报时电路 19 （三）闹钟电路 20 （四）秒表电路的设计 22 六、 多功能数字时钟的整体结构 25 七、 试验中出现的问题及解决办法 25 八、 实验总结 26 参考文献 27 致谢 28 设计内容 利用Quartus软件设计一个数字钟，可以完成00：00：00至23：59：59的计时功能，在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能，并且添加星期等附加功能，设计成一个多功能数字钟。 设计要求 1.基本功能 （1）准确计时，以数字形式显示时、分、秒的时间； （2）小时的计时要求为24进位，分和秒的计时要求为60进位； （3）校正时间，时、分快校（1HZ）； （4）清零、消颤； （5）校时校分保持 2.扩展功能 星期； 整点报时； 闹钟； 秒表； 3.仿真与验证 用Quartus软件对设计电路进行功能仿真。 方案论证 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率，根据要求，设计出基本计时、秒表和星期。清零电路作用时，系统的分秒时同时归零。最后报时等电路通过蜂鸣器输出，基本计时、秒表电路在数码管上显示。 多功能数字钟的设计有很多种方法，例如用数字电路中的555芯片做脉冲发生器，利用面包板搭电路，更容易理解，但由于实验起来比较复杂，搭制电路板的也比较繁琐，容易出错，并且不易排查出出错的地方，所以在这里不用数字电路的方法。多功能数字钟也可以利用编程的方法实现，但编写程序写起来不太容易，也不容易排查改错误所以最终选择利用原理图的方法来实现，不仅容易理解而且可以巩固数字电路与EDA技术知识，使数字电路与EDA技术相结合。 图3.1 多功能数字钟整体设计框图 基本电路 脉冲发生电路 实验中使用的震荡频率源为48MHz，而基本实验电路所需的频率为1KHz，500Hz,2Hz及1Hz。因此，为了获取我们所需的频率，我们需要设计不同的分频器并加以不同的组合，这样就构成了我们的脉冲发生电路。本实验中，记时电路与较分电路用的都是1Hz的信号频率，消颤电路用的是2Hz的信号频率，报时电路用到的是500Hz及1KHz的信号频率。 图4.1 总分频电路流程图 1.分频电路 （1）2分频电路 2分频仿真结果： 2分频封装图： 2分频电路由一个D触发器及一个非门实现，通过将D触发器的和相连，在端即得到一连串的2分频信号。 （2）3分频电路 3分频仿真结果： 3分频封装图 3分频电路通过74160用置数法实现，其输出端按照0000→0001→0010→0000的方式循环计数就可以对其输入的脉冲进行3分频，输出信号由引出。 （3）8分频电路 8分频仿真结果： 8分频封装图： 8分频电路由3个2分频电路级联实现。 （4）24分频电路 仿真结果： 24分频封装图： 24分频电路由3分频和8分频电路级联实现。 （5）10分频电路 10分频仿真结果： 10分频封装图： 10分频电路由一片74163和一个与非门得到，在1100时置数0011，计数器循环方式如下所示： 0000→0001→0010→0011→0100→0101→0110→0111 ↑ ↓ 1100←1011←1010←1001←1000 （