数字电子技术基础 教学课件 作者 王友仁 等 第5章 时序逻辑电路20101201.pptVIP

5.1 概述 5.2 时序逻辑电路分析 5.3 时序逻辑电路设计 5.4 典型中规模时序电路 本章小结 The End 74LS192构成5进制加法计数器 方法一：利用计数器输出触发异步预置数端 逻辑电路图 状态转换图 74LS192构成任意进制减法计数器 例5.4.6 试用74LS192构成5进制减法计数器，有必要可外加部分门电路，计数器的初始状态不限。 逻辑电路图 状态转换图 多片74LS192级联 例5.4.7 利用2片74LS192级联构成100进制加/减计数器，并画出逻辑电路图。 逻辑电路图 二－五－十进制集成计数器74LS290 符号图 结构图 时钟方程 次态卡诺图 例5.3.4 异步7进制计数器设计 1 状态方程 3 驱动方程 2 JK触发器表达形式 例5.3.4 异步7进制计数器设计 逻辑电路图 状态转换图 例5.3.4 异步7进制计数器设计 5.4.1 寄存器和移位寄存器 存储数码的部件称数码寄存器，简称为寄存器，同时能实现数码移位的寄存器称为移位寄存器。它们的共同之处是都具有接收、暂存和传送数码的功能 。 本节将介绍4位数据寄存器74LS175和4位双向移位寄存器74LS194。 4位并行输入输出寄存器74LS175 74LS175逻辑图 4位并行输入输