数字电子技术应用 项目教程 教学课件 作者 段有艳 等 试卷4.docVIP

一、是非题?( 对打“√”，错打“×”。每题 2 分，共 10 分) （ ）1. GAL 不需要编程器就可写入 JEDEL 文件。 （ ）2. 具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序 电路，称之模N计数器。 （ ）3. 译码器和数据选择器都属于组合逻辑电路，但后者可用作函数发生器， 而前者不能。 （ ）4. ispPLD 和 FPGA 都是高密度 PLD 。 （ ）5. 组合逻辑电路的基本单元电路是门电路和触发器。 二、填空题 ( 每空 1 分，共 0 分) 1. 3. 右图中的CD = 。 4. 某单稳态触发器在无外触发信号时输出为0态， 在外加触发信号时，输出跳变为1态，因此， 其稳态为 态，暂稳态为 态。 5. 数制转换：( 31 )10 = ( )2 ，( 1001001 )2 = ( )10。 6. 右图中，当 时，Q = ， 当 时，Q = 该触发器的约束条件为 。 7. CMOS 门电路的闲置输入端不能 ，对于与门应当