数字逻辑电路测试与设计电子教案 第四讲卡若图化简及组合逻辑电路分析（4课时）.pptVIP

1、2个相邻的最小项结合,可以消去1个取值不同的变量而合并为l项。 （1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻 项。特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1 的最小项。 （4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包 围圈是多余的。 * 数字逻辑电路 测试与设计 第四讲 4课时 一、加法计算器的设计与调试 一、卡诺图化简 二、组合逻辑电路分析 卡诺图是一种变形的真值表，它用2n个小方格代表n个变量的全部最小项。 卡诺图的特点：将具有逻辑相邻性的最小项在几何位置上也相邻地排列。 一、卡诺图的表示方法 2变量卡诺图 3变量卡诺图 4变量卡诺图 卡诺图化简法 一、加法计算器的设计与调试 P1M2 由门电路构成的组合逻辑电路的测试 二、卡诺图的填入 最小项表达式的填入：将构成函数的那些最小项的方格中填入1. 最大项表达式的填入：将构成函数的那些最大项的方格中填入0. 仔细观察可以发现，卡诺图具有很强的相邻性： （1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。 （2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。 一、加法计算器的设计与调试 P1