数字逻辑电路李中发电子教案 第8章 常用时序逻辑部件.pptVIP

3、同步十进制可逆计数器 实现同步十进制加法计数器的功能 实现同步十进制减法计数器的功能 1、异步十进制加法计数器 时钟方程 输出方程 8.2.2 异步十进制计数器 驱动方程 状态方程 2、异步十进制减法计数器 时钟方程 输出方程 驱动方程 状态方程 8.3 集成计数器 8.3.1 集成二进制计数器 1、集成同步二进制计数器 ①CR=0时异步清零。 ②CR=1、LD=0时同步置数。 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步计数。 ④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。 74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 ①CR=1时，异步清零。 ②CR=0、EN=1时，在CP脉冲上升沿作用下进行同步加法计数。 ③CR=0、CP=0时，在EN脉冲下降沿作用下进行同步加法计数。 ④CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。 U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。 CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；C