FPGA的基础知识.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA的基础知识.doc

FPGA概述 1、数字集成电路的发展 数字集成电路由最初的电子管、晶体管、中小规模集成电路、超大规模集成电路(VLSIC)发展到专用集成电路(ASIC),专用集成电路的出现降低了设计的成本、提高了可靠性、缩小了物理尺寸,但ASIC的设计周期长、改版投资大、灵活性差。例如0.18um的芯片,如果集成的芯片超过100万门,其成本超过200万元人民币以上,其风险是显而易见的。为了避免这种风险,就出现了可编程逻辑器件,包括现场可编程门阵列FPGA(Field Programmable Gate Array)器件和复杂可编程逻辑器件CPLD(Complex Programmable Logic Device),可编程逻辑器件能够在实验室中进行设计、更改、研制并马上投入使用。和ASIC相比,PLD的集成度更高,设计的个性化更浓,且具有可修改性,开发成本也较低。FPGA由Xilinx公司在1985年首家推出,采用CMOS-SRAM工艺制作。FPGA的结构一般分为三部分:可编程逻辑块CLB(configurable Logic Block)、可编程I/O模块(I/O Block)和可编程内部连线,FPGA出现后受到电子设计工程师的普遍欢迎,发展十分迅速。Xilinx、Altera和Actel等公司都提供高性能的FPGA芯片。 FPGA技术的发展现状及发展趋势 FPGA在1985年由Xilinx公司首家推出至今已有近30年的历史,不过过去十多年时间内FPGA都未受到太多的重视,原因是FPGA的功耗用电、电路密度、频率效能、电路成本等都不如ASIC,在这十多年时间内,FPGA多半只用在一些特殊领域,例如芯片业者针对新产品测试市场反应,即便初期产品未达量产规模,也能先以FPGA制成产品测试。或者有些芯片设计公司承接了小型的设计项目,在量产规模不足下也一样使用FPGA,或如政府、军方的特殊要求,不期望使用开放、标准性的芯片与电路,也会倾向使用FPGA。也是传统方向主要用于通信设备的高速接口电路设计,这一方向主要是用FPGA处理高速接口的协议,并完成高速的数据收发和交换。这类应用通常要求采用具备高速收发接口的FPGA,同时要求设计者懂得高速接口电路设计和高速数字电路板级设计,具备EMC/EMI设计知识,以及较好的模拟电路基础,需要解决在高速收发过程中产生的信号完整性问题。FPGA最初以及到目前最广的应用就是在通信领域,一方面通信领域需要高速的通信协议处理方式,另一方面通信协议随时在修改,非常不适合做成专门的芯片。因此能够灵活改变功能的FPGA就成为首选。到目前为止FPGA的一半以上的应用也是在通信行业。   第二个方向,可以称为数字信号处理方向或者数学计算方向。例如早在2006年美将FPGA用于金融数据分析,后来又将FPGA用于医学数据分析的案例。在这一方向要求FPGA设计者有一定的数学功底,能够理解并改进较为复杂的数学算法,并利用FPGA内部的各种资源使之变为实际的运算电路。 第三个方向就是SOPC方向利用FPGA平台搭建一个嵌入式系统的底层硬件环境,然后设计者在上面进行嵌入式软件开发。 `timescale 1ns / 1ps 其中,timescale是Verilog HDL提供的预编译处理命令,1ns表示时间单位是1ns,1ps表示时间精度是1ps。根据该命令,语句: assign # 2B=A; 表示B信号在2个时间单位,即2ns后得到A信号的值,如图2-2-2所示: 图2-2-2 B信号在2个时间单位后得到A信号的值 3、三种建模方式 以上两个实例分别用到了Verilog HDL语言的行为型描述方式和结构型描述方式,此外,HDL的建模中还有数据流描述方式,分别说明如下: 行为型描述 是一种使用高级语言的方法,和用软件编程语言描述相同,具有很强的通用性和有效性。行为型描述通过行为实例来实现,关键词是always。其含义是,一旦赋值给定,仿真器便等待变量的下一次变化,有无限循环之意。 例3:一位全加器的结构如图2-2-3所示 图2-2-3 一位全加器的结构 1):一位全加器的行为描述方式 module quanjia3(a,b,cin,cout,sum); input a,b,cin; output sum,cout; reg sum, cout; reg t1,t2,t3; always@(a or b or cin) begin sum=(a^b)^cin; t1=a b; t2=acin; t3=bcin; cout=(t1 | t2)|t3; end endmodule 结构型描述 结构型描述方式就是通过对电路结构的描述,即通过对实例(器件)的调用,并使用线网连接的方式,这里的器件包括包括用户的设计实例,也包括Verilog H

文档评论(0)

cai + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档