第六章 DSP应用系统设计.docVIP

第六章 DSP应用系统设计 一、时钟 1．基础知识 ??晶体(Crystal) 晶体谐振器的简称，是一种压电石英晶体器件，具有一个固有的谐振频率，在恰当的激励作用下，以其固有频率振荡。 ??振荡电路(Oscillator) 为晶体提供激励和检测的电路 ??晶振(Crystal Oscillator) 将晶体、振荡器和负载电容集成在一起，其输出直接为一方波时钟信号。 ??锁相环电路PLL（Phase-Locked Loops） 用于对输入时钟信号进行分频或倍频的电路晶体 2．哪些器件需要时钟 ??DSP ??CPU时钟 ??EMIF时钟（仅C55x和C6000系列DSP） ??串行通信器件 ??UART ??USB ??…… ??音频／视频器件 ??Audio Codec器件 ??Video Decoder和Encoder器件 ??…… 3．器件的时钟选项 ??大多数器件片内均包含振荡电路，只需外加晶体和2个负载电容即可产生所需的时钟信号。也可禁止片内振荡电路，直接由外部提供时钟信号 ??TI DSP更提供多种灵活的时钟选项： ??片内／片外振荡器 ??片内PLL ??PLL分频／倍频系数可由硬件／软件配置 不同的DSP时钟可配置的能力可能不同，使用前应参考各自的数据手册 4．时钟电路 a．由晶体＋内部振荡器 产生 Internal Oscillator ??优点： ?电路简单：只需晶体＋2个电容 ??价格便宜，占地小 ?时钟信号电平自然满足要求 ??缺点： ??驱动能力差，不能同时供给其他器件使用 ?频率范围小：20KHz～60MHz ??注意事项： ??负载电容：配置正确的负载电容 ??C6000、C5510等DSP无OSC b．由晶振(Oscillator)产生 ??优点： ?电路简单 ??占地小 ?频率范围宽：1MHz～400MHz ??驱动能力强：可提供多个器件使用 ??缺点： ?成本较高 ?频率生产时已确定，多个独立的时钟需要多个晶振 ??注意事项： ??使用时要注意时钟信号电平，一般为5V或3.3V，要求1.8V电平的时钟不能选用，如VC5401、VC5402、VC5409和F281x c．由可编程时钟芯片产生 ??优点： ?电路简单、占地小：可编程时钟芯片＋晶体＋2个外部电容 ?多个时钟输出，可产生特殊的频率值，适合于多时钟源的系统 ??驱动能力强：可提供多个器件使用 ?频率范围宽：最大可达200MHz ??缺点： ?成本较高，但对于多时钟源系统来说，总体成本较低 ??注意事项： ?输出5V或3.3V ??常用器件： ??CY22381（3个独立的PLL、3个时钟输出引脚）$1.4 ??CY2071A（1个PLL、3个时钟输出引脚） 5、时钟信号电气指标 ??频率 ??信号电平 ??时钟上升时间和下降时间 ??高／低电平脉冲宽度 ??占空比 ??驱动能力 6．时钟电路选择原则 ??系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片 ??单一时钟信号时，选择晶体时钟电路 ??多个同频时钟信号时，选择晶振 ??尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的稳定性 ??C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路 ??VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，建议采用晶体时钟电路 7．时钟电路设计注意事项 ??用被动元件滤波方式给时钟电路供电，供电电源加10～100μF 钽电容旁路，每个电源引脚加0.01～0.1μF瓷片电容去耦 ??晶振、负载电容、PLL滤波器等应尽可能靠近时钟器件 ??在靠近时钟源的地方串接10–50Ω端接电阻，以提高时钟波形 的质量 二、复位电路 复位信号的作用 需要复位信号的电路 DSP 存储器 外围接口芯片 可编程逻辑芯片 …… 典型DSP复位电路 简单的RC电路 复位芯片：如TPS3305, TPS3308, IMP811/812 三、电源设计 1．DSP系统需要的电源种类 TI DSP上有5类典型电源引脚： ① CPU内核（CORE）电源引脚 V=1.2 — 1.9V ② I/O电源引脚 ③ PLL电路电源引脚 ④ Flash编程电源引脚（仅C2000系列DSP有） ⑤ 模拟电路电源引脚（仅C2000、C55系列DSP有） 2．数字电源和模拟电源 3．电源滤波 ??旁路电容起电荷池的作用，以减少电源上的噪声 ??大容量电容用电解电容或陶瓷电容，小 ??通常每个电源引脚加一个旁路电容，以平滑电源的波动 ??滤波电容器引脚越短越好CPU内核先于I/O上电，后于I/O掉电 b．CPU内核与I/O供电应尽可能同时，二者时间相差不能太长（一般不