EDA技术与应用 教学配套课件 陈海宴 第10章 C C++语言开发可编程逻辑器件.pdfVIP

第10章C/C++语言开发可编程逻辑器件 • 10.1基于C/C++的硬件设计方法 • 随着设计规模和复杂度增加的使得设计者需要考虑的问题越来 越多，而激烈的市场竞争也使得电子产品上市时间的压力越来 越大，采用传统的RTL级的Verilog设计已导致了许多估计不到的 难度： • （1）如何能够在上市时间的巨大压力之下，快速的找到一种优 化的结构来实现? • （2 ）由于系统设计和RTL设计之间存在鸿沟，如何避免理解上 的偏差，减少RTL设计中的错误? • （3 ）如何根据接口定义和要求的变化，快速实现RTL设计? • （4 ）如何快速验证RTL是否与原有的算法匹配？ • （5 ）如何进行产品的差异化开发，如何真正做到IP的Reuse? • 因此，需要采用更高抽象层次的设计方法来满足新的设计 需求。而原来的RTL级描述可由高层次综合技术得到，硬 件设计人员根据设计约束既能利用系统设计人员产生的算 法源程序自动产生一条精确的、可重复性的途径，也能由 算法模型产生RTL描述，且速度远快于传统的人工方法。 • Calypto 公司的Catapult® Synthesis 高层次综合工具是业内 第一个也是最成熟的综合无定时的ANSI C++的产品，它采 用自动生成的方法，避免了手工编码引入设计的错误，且 速度比手工编码的方法快10‐20倍。 • 传统的C/C++的程序设计中，一般采用bool, char, short  int, int, float, double 等常规的数据类型，如果直接综 合成RTL代码，其硬件开销较大，而实际的设计可能 是7, 13,或任意位宽的数据，为了生成更有效的Verilog 代码，硬件设计人员需将参数的数据类型由整型、浮 点或双精度的数据类型改为Calypto公司的定点算法C 数据类型即可进行硬件实现。该数据类型采用C++语 言常用的模板技术，具有参数化、可配置性高、信息 隐藏等优点，其位宽、舍入方式、溢出处理等均为模 板参数，可以灵活修改，可从Calypto 网站免费下载。 • Calypto公司提供了两种算法C数据类型：ac_int和 ac_fixed，其仿真速度要比相应的SystemC 的数据类型 (sc_int，sc_bigint、sc_fixed，sc_fixed_fast)的仿真速度要快 3~100倍。 • 10.2.1 ac_int型 • ac_intW,false表示的是W位的无符号整数，其数值范围 为0~2W‐1，而ac_intW,true表示的是W位的有符号整数， 其数值范围为‐2W‐1~2W‐1‐1。 • 10.2.2 ac_fixed型 • Calypto算法C的定点数据类型可以使得设计者将一个有 符号或无符号的位向量定义为静态定点精确的类型，这是 RTL描述不能直接做到的，也是高层次综合的一个好处。 由于RTL描述中采用的整型数据，需要设计者自己追踪小 数点的位置，进行相应的移位操作和舍入操作，而带小数 点的数据类型ac_fixed会自动处理。 • ac_fixedW，I，S，Q，O，W为所需表示的定点数的位宽，I代 表整数的位宽，S为布尔类型，代表是有符号数还是无符号数， Q代表量化的类型，O代表溢出处理方式。 • ac_fixedW，I，false表示的是总共有W位无符号的定点数，其 中整数为I位，小数有W‐I位，其数值范围为0~(1‐2‐W I )2 ，而 ac_fixedW，I，true表示的是总共有W位有符号的定点数，其 I ‐W I 中整数为I位，小数有W‐I位，其数值范围为(‐0.5)2 ~(0.5‐2 )2 。 • ac_fixed类型缺省的舍入方式是截取最低位AC_TRAN ，其误差 范围为一个量化区间，而AC_RND为四舍五入，其误差范围为半 个量化区