第四章 硬件描述语言VHDL基础.docVIP

硬件描述语言VHDL基础 概述 VHDL与高级语言的区别：VHDL的程序的一些并行语句可以自动重复执行，不需要循环语句，而且许多语句的执行不以书写的顺序来执行，而是并发执行的。 VHDL程序结构 一、基本结构及举例 一个完整的VHDL设计文件，包含实体说明（Entity）、结构体（Architecture）、配置（Configuration）、程序包（Package）和库（Library）五个部分。 其中，Package和Library都用来说明需要使用的外部资源，Package中说明自定义（或别人定义）的程序包，而Library则说明已经经过编译好的程序包。 Entity描述输入/输出端口，Architecture则说明实体的内部结构或功能，当有多个Architecture的时候要使用Configuration来指定哪一个起作用。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY and2 IS PORT( A,B: IN STD_LOGIC; L: OUT STD_LOGIC); END and2; ARCHITECTURE behave OF and2 IS BEGIN L=A AND B; END behave; 二、实体说明 格式： ENTITY 实体名IS [GENERIC（类属表）；] [PORT（端口表）；] END [ENTITY][实体名]； 注意：实体名一定要与设计文件名相同，否则无法编译。 （注：上面使用[ ]的部分表示可以没有，使用（）的部分表示必须有，下同） 其中，GENERIC定义本实体中使用的局部常数，使用较少。 一般格式为：GENERIC（常数名表：数据类型[：=设定值]；…）； 如：GENERIC （m：TIME：=3ns）; A=B AND C AFTER m; PORT则说明实体的输入/输出信号及其模式，模式有IN（输入）、OUT（输出）、INOUT（输入输出）和BUFFER（输出并向内部反馈）四种 一般格式为：PORT（端口名表：端口模式 数据类型；…）； 三、结构体及其描述 1、结构体的格式： ARCHITECTURE 结构体名 OF 实体名 IS [说明语句] [BEGIN 并行语句；] END [ARCHITECTURE] [结构体名]； 说明语句用来说明本结构体要用到的信号、类型、常数、元件、函数和过程等。 并行语句则说明了实体的具体结构或功能，有五种：块语句（BLOCK）、进程语句（PROCESS）、信号赋值语句、子程序（含过程（PROCEDURE）和函数（FUNCTION））、元件例化语句（COMPONENT） 2、结构体的描述方式 1），行为描述 ARCHITECTURE behave OF mux2 IS BEGIN Y=Input(0) WHEN sel=’1’ ELSE Input(1); END behave; 2),数据流描述 ARCHITECTURE rtl OF mux2 IS SIGNAL tmp1,tmp2,tmp3:STD_LOGIC; BEGIN tmp1=in0 AND sel; tmp2=in1 AND (NOT sel); tmp3=tmp1 OR tmp2; y=tmp3; END rtl; 3),结构描述 ARCHITECTURE archi OF rsff IS COMPONENT nand2 PORT(a,b:IN BIT; c:OUT BIT); END COMPONENT; BEGIN U1:nand2 PORT MAP(set,qbar,q); U2:nand2 PORT MAP(q,reset,qbar); END archi; 4),混合描述 VHDL的基本数据类型 数据对象 CONSTANT（常量）、VARIABLE（变量）、SIGNAL（信号） 说明格式：对象类别 表识符表：类型[：=初始值]； 常量的值不能改变，而变量和信号的值可以改变，但两者有区别： 1），信号的声明在子程序、进程等的外部，变量声明则在内部； 2），在进程中，信号赋值是在进程结束时起作用，而变量赋值立即起作用； 3），信号赋值用=，变量赋值用：=。 二、数据类型 对数据的操作必须与其类型相匹配。 标准定义的数据类型有：INTEGER（整数）、REAL（实数）、CHARACTER（字符）、STRING（字符串）、BOOLEAN（布尔）、BIT（位）、BIT_VECTOR（位矢量）、TIME（时间）、NATURAL（自然数）、SEVERITY LEVEL（错误等级）。 常使用IEEE预定义的标准逻辑位与向量：STD_LOGIC,