- 1、本文档共20页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
微型计算机中的微处理器.ppt
第二章 微型计算机中的微处理器 2.1 8086的编程结构 2.2 8086/8088CPU的引腿信号和工作模式 2.3 寄存器结构 2.4 8086/8088的存储器组织 2.5 8086的I/O组织 2.6 8086/8088的时序 2.7 Intel系列CPU特点简介 80286微处理器 80386微处理器 80486与Pentium微处理器 2.6.1 时序的基本概念 2.6.2 时序分析 最小模式下的总线读操作 最小模式下的总线写操作 时钟信号与T状态(时钟周期) 指令周期和总线周期 (CPU周期) IN OUT 2.4.1 8086存储器的分体结构 2.4.2 存储器的分段管理 通用寄存器组 指针和变址寄存器组 段寄存器组 指令指针IP 标志寄存器FR 2.2.1 最大和最小工作模式 2.2.2 8086/8088CPU的引腿信号和功能 2.2.3 最小模式 2.2.4 最大模式 * T2 T3 TW BHE输出 状态输出 地址输出 地址输出 高为写内存 低为写I/O 数据输入 CLK M/IO A19/S6~A16/S3 BHE/S7 AD15~AD0 ALE WR DT/R DEN T1 T4 图2.17 8086写同期的时序 ① ② ② ③ ⑤ ⑥ ⑦ ⑨ ⑩ 状态输出 数据输入 地址输出 地址输出 高为读内存 低为读I/O CLK M/IO A19/S6 ~A16/S3 BHE/S7 AD15~AD0 ALE RD DT/R DEN T1 T2 T3 TW(1~n) T4 图2.16 8086读同期的时序 ① ② ② ③ ⑤ ⑥ ⑦ ⑾ ⑨ ⑩ 4位 段寄存器值 16位 偏 移 量 偏 移 量 16位 物 理 地 址 20位 图2.14 存储器物理地址的计算方法 + CS DS SI DI或BX IP DS SP或BP SS 堆栈段 代码段 数据段 图2.15 CS DSSS和其他寄存器组合 指向存储器单元的示意 图2.12存储器分体结构单元示意图 00000H 00002H 00004H 00001H 00003H 00005H 512K*8位 奇地址体 (A0=0) 512K*8位 偶地址体 (A0=0) FFFFFH (220—1) FFFFEH (220—2) 15 8 7 0 地址总线 A19~A1 A0 D7~DO 奇地址存储器 SEL A18~A0 数据总线DB7~DB0 数据总线DB15~DB80 D7~DO 偶地址存储器 SEL A18~A0 BHE 图 2.13 8086系统中存储器与总线的连接 DI7 DI6 D Q DO0 8282 DO1 DO7 DI3 OO2 DO6 OE DO3 DO4 DO5 STB DI1 OI2 DI4 DI5 DI0 (b)内部结构 图2.7 8282的引脚及内部结构图 DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE GND 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 8282 VCC(+5V) D00 D01 D02 D03 D04 D05 D06 D07 STB (a) 8282的引脚 A6 A5 B6 B5 B2 A7 B0 B1 A3 T B3 B4 OE A1 A2 A4 A0 (b)内部结构 图2.8 8286的引脚及内部结构图 B7 A0 A1 A2 A3 A4 A5 A6 A7 OE GND 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 8282 (a) 引脚 VCC(+5V) B0 B1 B2 B3 B4 B5 B6 B7 T 510? CLK RESET RES EFI RDY 控制总线 X1 X2 F/C READY 8284A CLK RESET 8086/8088 READY 图2.9 8284A8086/8088的连接 510? *
文档评论(0)