热处理技术应对新工艺新材料的挑战PDF版.pdfVIP

丹阳电炉，/ 热处理技术应对新工艺新材料的挑战 现在，半导体工业正处在一个新的转折点：掺杂杂质的分布轮廓正在向纳米水平靠近， 其分布会严重影响器件性能。这就要求我们能够将杂质扩散和活化程度控制在前所未有的水 平上，包括提高活化程度和减小热预算等要求。 “栅极堆栈结构、衬底材料和接合形成方法都会出现新的变化。”Applied Materials 前段 产品部副总裁兼总经理RandhirThakur 说，“以上各领域都会出现新材料、新工艺、新产品 开发或者新结构。如果应变硅、提升源极和SiON 的工艺整合能够继续推动每年17%的性能 增长速度，我们就会延迟对高k材料的需求。实际上，时间是关键因素。芯片制造商没有时 间去研究这些新材料和新功能，并将他们引进到半导体工艺中，通过学习曲线进行适当的整 合，然后生产出新的芯片，最后投向市场。”AxcelisTechnology公司RTP工艺技术经理Jeff Hebb认为RTP有两大重要发展趋势。“首先是形成金属硅化物。当我们从130nm发展到90nm 以及65nm时，金属硅化物会从硅化钴转变到硅化镍。几乎所有人都认为65nm工艺必须采 用金属镍，甚至有人认为90nm工艺时代后期一些高性能器件就要用到它。” MattsonTechnology 公司RTP 产品事业部技术总监PaulTimans 预计在减小热预算的推 动下，RTP应用范围会进一步扩展。他说：“既然我们已经进入纳米世界，那么对器件结构 中的杂质扩散进行更加精确的控制将是十分必要的，因为杂质分布轮廓发生轻微变动就会影 响器件性能。RTP另外一个非常重要的应用领域是通过退火工艺以及新材料（包括应变硅和 SOI）中掺杂杂质热活化工艺的优化将寄生电阻和寄生电容降低到最小值。” Thakur 说：“只要想象一下晶体管及其周边的情况，我们就能发现几大基本结构。首先 是最基本的栅极堆栈结构。栅极堆栈结构中，通常我们都使用氧化硅，而且在没有重大改变 的情况下，通过微缩工艺，晶体管基本性能取得了每年 17%的增长速度。现在，我们引进 了新材料--氮化氧化硅，该电介质仍然是无定形体材料，氧化硅仍然是其基本组成成分。” 逻辑产品从130nm工艺就开始采用氮化氧化硅技术，其它产品则取决于设计规则的变化。 这种改变正在持续进行中。在应用氮化氧化硅材料的同时，多晶硅电极结构仍然保持不变。 传统的氧化硅标准掺杂（有时是离子注入）多晶硅栅极结构已经逐步过渡到金属硅化物、 然后是氮化氧化物结构。“65nm工艺将开始使用高k电介质。”Thakur说，“那时，芯片制造 商将会考虑使用金属栅极或高度掺杂的电极取代多晶硅电极。事实上，逻辑产品供应商已经 开始讨论金属栅极的问题了。从栅极堆栈的角度来看，使用金属栅极已经是非常明显的趋势 了。” 从65nm工艺开始的另一重大变化就是硅衬底的改变。Thakur说：“我们已经拥有晶片 表面外延和整体外延技术，并且开始考虑采用提升源漏极结构，从而可以在外延结构中引进 新功能：选择性工艺。过去二十几年中我们从来都没有采用过选择性钨和选择性FSG工艺。 但是与DRAM 一样，为提升源漏极结构采用选择性外延技术是确实可行的。传统外延技术 已经非常成熟，你可以加入锗提高驱动电流。” 逻辑产品则看中了SOI 衬底。尽管SOI 技术还有一些问题有待解决，但是对于逻辑产 品来说SOI 具有明显的散热优势。要想让器件制造商采用某项技术，它必须具有低成本和 高性能的优势。当工程师使尽浑身解数达到现有工艺的物理极限时，在某些方面进行改变是 不可避免的。45nm工艺是否会采用SOI 还不确定，但是人们普遍认为32nm工艺一定会采 此文档由丹阳电炉整理发布，/ 丹阳电炉，/ 用SOI。Thakur 说：“问题是如何制作超薄接合。从65nm 工艺开始，接合变得非常浅，因 此与通道相关的问题将开始显现出来。首先是对接合进行离子注入，然后是接合的形成。过 去的热处理方法已经无法被接受了。这将导致可用掺杂杂质种类的改变，因为我们要求能在 有限的接合上得到更高的传导率。”至于接合形成，人们会继续尝试使用一些传统方法例如 RTP进行热处理和减小热预算，也许还会采用激光加热或者一些新的尖峰退火方法。 TokyoElectron Ltd.战略专家BobSoave 指出，关于先进栅极堆栈结构人们已经讨论了几 乎十年。“这是因为人们担心微缩工艺使SiO2 层不断变薄，最终导致漏电流过大。曾经有人 预言0.18um 以下工艺不再能够使用SiO2。然而，SiO2 的使用已经超出了任何人的