电工学教学配套课件常文平第11章时序逻辑电路.pdfVIP

第11章 时序逻辑电路 本章基本要求： 了解时序逻辑电路与组合逻辑电路的差别； 了解可控RS 触发器的结构及工作原理，掌握RS触发 器、JK触发器、D触发器的逻辑功能，牢记触发器的逻辑 表达式，会绘制时序图，了解不同类型触发器的相互转 换； 掌握简单时序电路的分析方法及步骤，能够分析同步计 数器的计数规律；掌握集成计数器74LS290构成各种进制 计数器的方法。 理解寄存器的基本原理，了解各种类型寄存器的结构特 征。 了解555定时器的功能及应用 第11章 时序逻辑电路 输出状态不仅取决于当时的输入状态 ，而且还和电路原 来的输出状态以及时钟脉冲信号有关，这样的逻辑电路称为 时序逻辑电路。时序逻辑电路的基本组成单元是触发器，触 发器一般是由门电路引入反馈闭环后连接而成。 本章主要介绍基本RS触发器、双稳态触发器及时序逻辑电 路的分析与设计。 11.1基本RS触发器 触发器按其输出的工作状态可以分为双稳态触发器、单 稳态触发器和无稳态触发器。 其中双稳态触发器按逻辑功能可分为RS触发器、JK触 发器、D触发器和T触发器等；按触发的方式不同可以分为 电平触发、边沿触发和主从触发等。不论何种触发器，都是 由基本RS触发器和控制电路组成。 11.1.1触发器特点 触发器一般有两个互补的输出端，分别称为 Q 和 Q 。它具有存储和记忆功能，输入信号可以使触发器 的输出转换成为某一种确定的状态，而且当输入信号 终了后，该触发器的输出将继续保持该状态直到新的 输入信号到来为止。我们把触发信号作用之前和之后 的状态分别叫现态和次态，用Qn和Qn+1来表示，触发 器的次态是由输入信号和触发器的现态共同决定的。 11.1.2基本RS触发器 触发器的逻辑功能可以用特性表 ，特性方程和波 形图以及状态转换图等描述。本书重点介绍特性表和 波形图。 11.1.2基本RS触发器 互补输出端， 由与非门组成的基本 RS 触发器 正常工作时， 它们的输出 1. 电路结构及逻辑符号 状态相反。 Q Q QQ QQ 低电平有效 S R G G 1 2 S RR SDD DD 置 1 端，也 置 0 端，也 SSDD 信号输入端 RRDD 称置位端。 称复位端。 S 即 Set R 即 Reset Q = 1，Q = 0 时，称为触发器的 1 状态，记为 Q = 1 ； Q = 0，Q = 1 时，称为触发器的 0 状态，记为 Q = 0 。 2. 工作原理及逻辑功能 Q 0 触发器被置 0 1 Q G G 1 2 1 1