通信模块设计.docVIP

实验11 通信模块设计 11.1 实验目的 1．掌握用CPLD实现通信系统中的常用基带信号码型变换电路的方法。 2. 掌握用CPLD实现通信系统中的位同步、帧同步电路的方法。 3．掌握用CPLD实现信道编译码电路的方法。 11.2 实验原理 本实验使用数字信源模块和设计实验模块，图11.1给出了TX-6B型设备设计实验模块电原理图。 设计实验模块电路中有一个附加的电源开关K11（带有一个LED发光管显示K11状态），使用该模块时先打开总电源开关，然后将开关K11拨到ON。 TX-6B型设备设计实验模块的核心芯片是ATMEL公司的CPLD芯片ATF1508AS，此芯片为84脚PLCC型封装，带有JTAG测试接口电路，可以在系统编程(ISP)，该芯片硬件上完全兼容ALTERA公司的EPM7128芯片，不过编程/擦除次数要远多于ALTERA公司CPLD的100次，达到1万次以上，芯片详细资料见参考文献11。 如图11.1所示，8 输入3态缓冲 图11.1 TX-6B型设备设计实验模块电原理图 设计实验模块中CPLD芯片ATF1508AS的引脚资源分配定义如下： ( 第2脚 通用I/O口兼作GCLK2。实验模块中定义为输入口，已接位同步模块的晶振信号CLK2 ( 第5脚 通用I/O口。实验模块中定义为输入口，已接信源NRZ码的帧时钟信号FS