第二讲工艺基础.pptVIP

第二讲：半导体工艺基础 1 引言 集成电路的制造需要非常复杂的技术，它主要由半导体物理与器件专业负责研究。VLSI设计者可以不去深入研究，但是作为从事系统设计的工程师，有必要了解芯片设计中的工艺基础知识，才能根据工艺技术的特点优化电路设计方案。对于电路和系统设计者来说，更多关注的是工艺制造的能力，而不是工艺的具体实施过程。 由于SOC的出现，给IC设计者提出了更高的要求，也面临着新的挑战：设计者不仅要懂系统、电路，也要懂工艺、制造。 2 材料参数（以硅为例） 1、电阻率： 从电阻率上分，固体分为三大类。在室温下： 金属： ρ10-4 Ω·cm 半导体：ρ=10-3 Ω·cm~109 Ω·cm 绝缘体：ρ109 Ω·cm 2、导电能力随温度上升而迅速增加 一般金属的导电能力随温度上升而下降，且变化不明显。但硅的导电能力随温度上升而增加，且变化非常明显。 3．半导体的导电能力随所含的微量杂质而发生显著变化 一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：??＝21400Ω·cm 如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：?? ＝0.2Ω·cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。 当掺入Ⅴ族元素P时，硅中多数载流子为电子，这种半导体称为N型半导体。掺入Ⅲ族元素B时，硅中多数载流子为空穴，这种半导体称为P型半导体。 4．半导体的导电能力随光照而发生显著变化 5．半导体的导电能力随外加电场、磁场的作用而发生变化 3 集成电路制造工艺简介 3.1 氧化 当Si与氧气（干氧氧化）或者水气与氧气的混合物（湿氧氧化）在一定的温度下接触，将会发生氧化反应。每生成一个单位的二氧化硅，将消耗0.44单位的硅。 氧化的速率将由迪尔和格罗夫氧化模型确定： 其中，ks为化学反应速率，hg为质量输运系 数，D为氧气扩散速率，N1＝2.2X1022/cm3 3.2 掺杂 扩散 STEP1 预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。 STEP2 推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。 离子注入 Rp为投影射程，投影射程的标准偏差，phi为剂量 3.3 淀积 淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG等。 1）金属化工艺 淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。 2）淀积多晶硅 淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。 适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。 淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程，这里不一一介绍了。 3.4 钝化工艺 在集成电路制作好以后，为了防制外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。 目前，广泛采用的是氮化硅做保护膜，其加工过程是在450°C以下的低温中，利用高频放电，使SiH4和NH3气体分解，从而形成氮化硅而落在硅片上。 3.5光刻 光刻工艺是完成在整个硅片上进行开窗的工作。也就是将设计的版图转移到硅片上的工作 掩膜版和光刻胶： 掩膜版：亮版和暗版 光刻胶：正胶和负胶 光刻过程如下： 1．涂光刻胶 2．掩膜对准 3．曝光 4．显影 5．刻蚀：采用干法刻蚀（Dry Eatching） 6．去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇 (2)发烟硝酸 (3)等离子体的干法刻蚀技术 作业 简述标准双极工艺和NMOS流程。 要求：文字性说明并用示意图表示出。 * * 采用 在700°C的高温下，使其分解： 第四节 CMOS集成电路加工过程简介 一、硅片制备 二、前部工序 掩膜1： P阱光刻 具体步骤如下： 1．生长二氧化硅： 2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀 3．去胶 4．掺杂：掺入B元素 掩膜2 ： 光刻有源区 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 生长栅氧 淀积多晶硅 掩膜3 ：光刻多晶硅 掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。 3、去胶 掩膜5 ： N+区光刻 1、N+区光刻 2、离子注入P+ 3、去胶 掩膜6 ：光刻