1位全加器原理图输入设计.pptVIP

EDA实验 【实验一】1位全加器原理图输入设计 实验目的 实验原理 一位全加可以由用两个半加器及一个与门连接而成，因此需要先设计一个半加器，根据原理图输入设计方法进行顶层元件设计和层次化设计的步骤设计全加器 实验步骤 实验步骤 根据半加器原理图输入设计半加器。并另存（Save As）在为 本设计建立的文件夹中。（注意后缀为.gdf，文件名可用设计 者认为合适的任何英文名）。 实验步骤 实验步骤 实验步骤 实验步骤 实验步骤 实验步骤 实验步骤 实验步骤 （9）包装元件入库。选择File项的“Open”选项，在“Open” 窗中先点击原理图编辑文件项Graphic Editor Files，选择 h_adder.gdf，重新打开半加器设计文件，然后选择File中的 Create Default Symbol项，此时即将当前文件变成了一个包 装好的单一元件，并被放置在工程路径指定的目录中以备后 用。 实验步骤 6、引脚锁定 如果以上的仿真测试正确无误，就应该将设计编程下载进选定的目标器件中，如EPF1K30TC144－3，作进一步的硬件测试，以便最终了解设计项目的正确性。这就必须根据评估板、开发电路系统或EDA实验板的要求对设计项目输入输出引脚赋予确定的引脚，以便能够对其进行实测。 （1）选择Assign项及其中的引脚定位Pin\Location\Chip选项，在跳出的窗口中的Node Name栏中用键盘输入半加器的端口名，如a、b等。如果输入的端口名正确，在右侧的Pin Type栏将显示该信号的属性。 （2）在左侧的Pin一栏中，用键盘输入该信号对应的引脚编号，然后按下面的Add 实验步骤 实验步骤 实验步骤 实验器材 计算机、GW48系列EDA实验开发系统各一台。 预习要求 预习教科书相关内容 完成实验步骤 画出相关实验原理图 思考题 总结原理图输入设计的一般流程。 总结实验现象。 （3）特别需要注意的是，在锁定引脚后必须再通过 MAX+plusII的Compiler选项，对文件从新进行编译一次，以 便将引脚信息编如入下载文件中。 7、编程下载 首先将下载线把计算机的打印机口与目标板连接好，打开电源： （1）下载方式设定。选择MAX+plusII项及其中的编程器 Programmer选项，跳出编程器窗口，然后选择Options项的 Hardware Setup硬件设置选项，在其下拉菜单中选 ByteBlaster（MV）编程方式。此编程方式对应计算机的并行 口下载通道，“MV”是混合电压的意思，主要指对ALTERA的 各类芯核电压（如5V、3.3V、2.5V与1.8V等）的FPGA/CPLD 都能由此下载。此项设置只在初次装软件后第一次编程前进行 ，设置确定后就不必重复此设置了。 （2）下载。点击Configure键，向EPF1K30TC144－3 下载配置文件，如果连线无误，则出现报告配置完成的 信息提示。到此为止，完整的设计流程已经结束。 8、设计顶层文件 可以将前面的工作看成是完成了一个底层元件的设计和功能检测 并包装入库。现在利用已设计好的半加器，完成顶层项目全加器 的设计，详细步骤可参考以上设计流程： （1）仿照前面的“步骤2”，打开一个新的原理图编辑窗，然后 在元件输入窗的本工程目录中找到已包装好的半加器元件，并将 它调入原理图编辑窗中。这时如果对编辑窗中的半加器元件双击， 即刻弹出此元件内部的原理图。 （2）完成全加器原理图设计。 （3）将当前文件设置成Project，并选择目标器件为 EPF1K30TC144－3。 （4）编译此全加器顶层文件，然后建立波形仿真文件。 （5）对应全加器的波形仿真，参考图中输入信号cin、bin和ain 输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。 （6）锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能 * * * * * * * * * * * * * * * * * 掌握运用MAX+plusII原理图编辑器进行简单电路系统设计的方法 了解利用MAX+plusII进行电路系统设计的一般流程 掌握1位全加器原理图输入设计的基本方法及过程 学会对实验板上的FPGA/CPLD进行编程下载， 用硬件验证所设计的项目。 1、为本项设计建立文件夹 2、输入设计项目和存盘 （1）打开Mux+plusII，选菜单 File?New，在 弹出的File Type 窗中选原理图编辑输入项Graphic editor File，按OK后将打开 原理图编辑窗。 （2）在原理图编辑窗中的任何一个位置上点鼠标右键，将跳出一个 选择窗， 选择此窗中的输入元件项Enter Symbol，于是将跳出输入元件选择