计算机组成原理xu6.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 第七章 存 储 系 统 理想的存储系统，容量大，读写速度快，造价低。 当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介质，来分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它们组成通过计算机硬软件统一管理与调度的三级结构的存储器系统，以折中地解决三者的矛盾，得到容量不小速度较快，造价还不太高的存储系统。 由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运行速度需要的矛盾， 用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的困难 * * §7.1 存储系统的层次结构 * * §7.2 CACHE存储器的工作原理 程序访问的局部性原理主要有如下3个方面： 时间方面,一小段时间内,最近被访问过的程序和数据很可能再次被访； 空间方面,这些最近被访问过的程序和数据，往往集中于一小片存储区域 在指令执行顺序方面，指令顺序执行比转移执行的可能性要大(约5:1)； * * 7.2.1 cache的基本原理 CPU与cache间以字为单位交换数据，而cache与主存之间以块为单位交换数据。一个块由若干定长字组成的. 当CPU读取主存中一个字时，便发出该字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，该字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。----Cache中 存储的是内存中活跃块的副本。 管理cache LRU替换算法由硬件逻辑电路来实现 * * CACHE的基本结构 Cache应由同样大小的块组成,但其容量小, 所以块数少的多,设它的地址码为(c+b)位, b是块内的地址码位数,Cache的块数为2c _设主存有2 n存储单元,地址 码为n位, _将主存分为若干块,每块有B 个单元, _则可分为M=2n/B块=2m块。 _B的大小原则是主存周期可 读取的最大长度 2m * 2b = 2n * * _cache的容量和块的大小是影响cache的效率的重要因素。 _通常用“命中率”来测量cache的效率。命中率指CPU所要访 问的信息在cache中的比率， _被访问的信息不在cache中的比率称为失效率。 一般来说，cache的存储容量比主存的容量小得多，但不能太小，太小会使命中率太低；也没有必要过大，过大不仅会增加成本，而且当容量超过一定值后，命中率随容量的增加将不会有明显地增长。但随着芯片价格的下降，cache的容量还是不断增大，已由几十K发展到几百K字节，甚至达到几M字节。 * * Cache的访问 读操作： 当CPU发出读请求时，有两种不同的情况：一种是需要的数据已在Cache存储器就；另一种是需要的数据尚未调入Cache存储器，那么就要把该数据所在的整个字块从主存一次调来(如果此时Cache已满就会产生选择替换哪个Cache块的问题,即替换算法问题)。 写操作： 保持Cache与主存一致性方式有两种： _一种方式是暂时只向 Cache存储器写人，并用标志加以注明， 当被修改的字块从 Cache中替换出来时才写回主存；称为 写回法。 _另种一方式是每一次写入Cache存储器时也同时写入主存，使 Cache和主存保持一致，称其为写直达法。 * * 主存地址 (1).直接映象 a,_通过CPU访问存存储器地址的中间C位字段找到Cache存储器字块， b,_如果cache的标记与主存地址高T位符合--即命中。 c,_这时可根据块地址和低b位地址访问Cache存储器； d,_如果不命中(a,b不成立)，就要使用替换算法来从主存读入新字块替换现有某一的字块，同时修改Cache标记。 映象函数: 7.2.2 Cache 存储器的组织方式 j=i mod 2 c j是Cache的字块号，i是主存的字块号 优点：实现简单。访问Cache时比较次数最少。 缺点：不够灵活；Cache存储空间得不 到充分利用，并降低了命中率。 * * (2).全相联映象 T+C 位的块标记 允许主存中的每个字块映象到Cache存储器的任何一个字块位置上，也允许采用任何替换算法从已被占满的Cache存储器中替换出任何一个旧字块。 优点：最灵活，使Cache标记 容量变大。 缺点： 成本太高，访问Cache的比较次数最多,速度太慢，不能实用于Cache中。 * * 主存地址 C