实验3 用原理图输入法设计8位全加器(5-4).docVIP

实验3用原理图输入法设计8位全加器 (1)实验目的：熟悉利用Quartus II的原理图输入方法设计简单组合电路，掌握层次化设计的8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详 (2)实验原理：一个8位全加器可以由8个1位全加器构成，加法器的进位可以串行方式实现，cout与相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加5.4节介绍的方法来完成。5-43将所需元件全部调入原理图编辑窗口并连接好加器原理图_adder.bdf 图5-44连接好的全加器原理图f_adder.bdf (3)实验内容1：完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验(附录图F-)；键8、键、键(PIO13/12/11)分别接ain、bin、cin发光管D、D(PIO23/22)分别接cout和sum。-PL84”栏目。 提示3：选实验电路模式7(简图) 实验电路结构图NO.6”栏目。 操作：按键8、7、6；观察LED发光管D8、D7的变化。记录内容。 (4)实验内容2建立一个更高层次的原理图设计，利用以获得的1位全加器构成8位全加器，1(附录图F-2)键2、键1输入84、键3输入8位被加数cin0；数码和数码显示加和D8显示进位cout。 -PL84”栏目。 提示3：选实验电路模式1”栏目。 操作：按键4