基于FPGA的Turbo码编码器的研究和实现.pdfVIP

基于FPGA的Turbo码编码器的研究与实现 曲文博，孙娇燕 (大连海事大学信息工程学院) 摘要：在阐述Turbo码编码器工作原理的基础上讨论了使用FPGA实现Turbo码踌码器的具体方 II软件环境下仿真调试。仿真结果表明本设计实现的Turbo码蝙码器工 法。整个设计在Quartus 作正常．能达到预期标准和工程应用要求。 关键词：Turbo码；随机交织嚣；FPGA 0 引言 Shannon理论证明，随机码是好码，但是它的译码却太复杂。因此多少年来随机编码理论一直是作为分 析与证明编码定理的主要方法，而如何在构造码上发挥作用却并未引起人们的足够重视。直到1993年，Tur． 1)o码的发现，才较好地解决了这一问题，为Shannon随机码理论的应用研究奠定了基础。 Turbo码，又称并行级联卷积码(PCCC)，是由CBerrou等在ICC’93会议上提出的。它巧妙地将编码器 和随机交织器结合在一起，实觋了随机编码的思想；同时，采用软输出迭代译码来逼近最大似然译码。模拟结 寻常的优异性能，立即引起信息与编码理论界的轰动。 尽管目前对Turbo码的作用机制尚不十分清楚，对迭代译码算法的性能还缺乏有效的理论解释，但它无 疑为最终达到Shatmott信道容量开辟了一条新的途径。 下面针对Turbo码的编码器的原理和主要组成部分(迭代系统卷积码、序列交织器、删截矩阵、复接器)的 FPGA实现方法及采用FELXl0K系统芯片完成Turbo码的设计性能分别予以说明。 ’ 1 Turbo码编码器的原理 Turbo码编码器是由两个相同的反馈系统卷积码编码器、交织器、删截矩阵(嬲余阵)和复接器组成，原理 如图1所示。 图1所示的是典型的Turbo码编码器结构框图，信息数据经过交织器，形成一个新的序 列。两序列分别送到两个系统卷积码编码器。～般情况下，这两个系统卷积码编码器结构相 同，生成两路序列。为了提高码率，新生成的两路序列需要经过删截矩阵，采用删余技术从这 两个校验序列中周期地删除一些校验位，形成新的校验序列。新的校验序列与未编码的信息 数据经过复接器后，生成了Turbo码序列的编码输出。Turbo码的码率可通过改变删截矩阵 的设计获得。这里采用删截矩阵交替送出两个成员编码器的全部输出，从而形成t／3码率的 Turbo码。两路系统卷积码编码器采用相同的递归系统卷积码，这里采用(2，1，2)RSC编码 器，其原理图如图2所示。 一73— 复 接 编码输出 刍暖州 器 圉1 Turbo编码器的典型结构 一 (2，1，2)编码器在FPGA设计中，可采用两 个D触发器和两个异或门完成。本设计运用了 输 Verilog HDL语言编写了(2，1，2)卷积码编码器。 入 信 在Turbo码编码器中交织器是一个重要组成 息 部分，不同的交织器生成码字的最小码重不同， 序 列 而最小码重是决定纠错码性能的关键。在Turbo 输出码字序列 码的生成中，交筝j器扮演着重要的角色。交织器 虽然仅仅是在系统卷积编码器2之前将信息序 列中的N个比特的位置进行随机