两次沟道注入对SOI+PMOS器件特性的改进的研究.pdfVIP

2003年10月 ’第十二届全国电子柬、离子束、光子束学术会 北京 PMOS器件 两次沟道注入对SOI 特性的改进研究 赵洪辰海潮和韩郑生钱鹤连军 中国科学院微电子中心100029 擅要：SOlPMOS的背栅为零伏时，相对于源来说是负电压，容易造成漏电。通过优化两次沟道 注入的剂量和能量，制各的SOIPMOS器件背沟道阈值电压大于一10v，漏电小于0．1nA，能够满 足实际应用的要求 PMOS 关键词：两次沟道注入；SOI 1．前言 和体硅相比，SOI器件及电路有着不可比拟的优越性，它具有接近理想的亚阀值斜率、跨导 大、能有效的抑制短沟道效应、抗辐射、工艺简单，能与传统的CMOS工艺兼容等优点…，因而 研究得到迅速扩大。在90年代初SOl电路的研究多在SRAM方面“。’，90年代中后期随着微电子 技术向计算机、通讯领域的深入发展，SOI的研制向RF和CPU为代表的高频、高速迈进”“。可 以毫不