东北大学EDA数字系统设计课件第四章改.pptVIP

频率计的顶层主程序 module top(sel, fb_in, fs_in, fx_in, clear, Ns, Nx ); ? input [1:0] sel； input fb_in； input fs_in； input fx_in； input clear； output [19:0] Ns； output [19:0] Nx； reg tp,fstemp; tp_generator u0( .clk(fb_in), .tp(tp), .sel(sel) ); fs_generator u1( .clk(fs_in), .fs_out(fstemp), .sel(sel) ); measure u2( .fx_in(fx_in), .fs_in(fstemp), .tp(tp), .clear(clear), .Ns(Ns), .Nx(Nx) ); endmodule 4.8 数字信号发生器的原理及设计 4.8.1 数字信号发生器（DDS）的原理 工作原理是以数控振荡器的方式产生频率、相位可控制的不同波形，用DDS实现的信号发生器电路主要包括时基电路、相位累加器、波形发生器、d/A转换器和滤波器。 每来一个时钟脉冲Fclk，n位加法器将频率控制数据X与累加寄存器输出的累加相位数据相加，把相加后的结果Y送至累加寄存器的输入端。累加寄存器一方面将在上一时钟周期作用后所产