四路抢答器课设报告.docVIP

北 华 航 天 工 业 学 院 《EDA技术综合设计》 课程设计报告 报 告 题 目： 基于VHDL的四路抢答器 作者所在系部： 电子工程系 作者所在专业： 作者所在班级： 作 者 姓 名 ： 指导教师姓名： 崔瑞雪 完 成 时 间 ： 2010-12-7 内 容 摘 要 抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。若抢答时间内无人抢答，警报器发出警报。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。 因此要完成抢答器的逻辑功能，该电路至少应包括抢答鉴别模块、计时模块、选择模块和报警模块组成。 关键词：抢答鉴别 封锁 计时 报警 目 录 一 概 述 ………………………………………………………………… 5 二 方案设计与论证 ………………………………………………………