用DDS%2fPLL实现频率捷变信号发生技术地研究.pdfVIP

2002’全萄第九詹微波集成窀站每移动通信学术年会 257 用DDS／PLL实现频率捷变信号发生技术的研究 腐云漳12汪海勇2杨成2谢扩军’杨建军3 电于科技火学，成都610054：2中国电子科技集厨公四50所，l：海200063 3串辩虢主海徽系缓蕊一t海200050 撬蔓l本文介绍rDDS的工作原理釉杂散性能，对PLt榴位噪声进抒了分蝣。井在此基础土奔 缁r我稍用AD9857和PLL芯片LMX2330骰戚豹捷燮信号发生器，并对箕童三爱性能避杼了分析。 关健词lDDS，杂散，相位噪声，PLL，捷变时间 l引雷 辨率离、频率转换速凌浚、变额辐谴连续、褶经噪声低，耱予功麓扩散帮全数字纯囊予集残 的优点得到了毪速发展和广泛的应用。但是。它的输出频带窄、输出杂散性能麓又成为它广 泛应煳的瓶颈。弼众所髑知，锁棚环(PLL)则以输出频繁宽、杂散性能优良丽著称，但它 编编哭频率转换速度慢、频率分辨搴骶。因韭乇，将DDS和PLL结合起来，鞠互露÷}辩方静 不足．就成为目前实现频率合成器的潮流。我们研制的捷变信号发生器就是用蕉国著名DDS 生产厂’家ADI公司生产匏AD9857缝会PLL技本实现鲮，囊髂谚瑟瑟嚣分撰。 2 DDS的工作原理 DDS的甄耀框图如鼹l所示。 血址～岛一△叮 图I DDS原理框图 Control Word)豹 耀位累抽器PA(PhaseAceumulator)；／篁K证频率控辜《字FCW(Frequeney 控制F，以参考时钟频率正为采样率，产生待合成信号的数字线性相位序列，将其高m侮作 为地址码通过攮弦查询旋ROM燮换，产生n位对应信号波形的数字序列s(n)，再由数横转换 器DAC蒋荬鼗{乏为狳攥模整电藤波形s国，最螽由菇寄内攮幸搴矮静甄逶滤渡嚣LPF褥英平潢 为连续的正弦波形作为输出。这就是DDS的基本：r作原理。 A0；FCW．2E，2。。掰戳，频率控制字FCW和对静颓率互共鬻决定者DDS鞴穗信号静颓率互， 三主芝——————————堡望二燮星燮垡曼墅妻堡耋蕉釜釜垄童窒 它仃』之间的关系满足： L=vcw·Z，2‘ 攘癍弱，其频率努辨率为：f。--／j2‘。 3 DDS的杂散性能分板 3。|辔ROM襁麦蠢纯误差囊滚凌熬杂教 DDS送到DAC的波形样点值是由有限韵二进制数表示的。由此产生了幅度量化误差， _}{_在输出端糙成调幅谈差，叉叫DDS的鸳景杂敬。我《】用输出信号与量化噪声功率之比SQR 来衡量量纯说差所{{煎的量优失真。当DAC满稍凌输出时，有： SQR8l，76+6．02B(dB) 箕r}B是嚆霾量豫懿健数，B一定，啜声豹功攀裁一定。注意SQR只绘澎信号臻攀与噪声 功率之比，并朱描述祭散的分稚及最大的噪声电平。 如果DAC不是淌幅度输出。丽是以满幅的1／FFS输出，由于噪声能量恒定，所以会Sl F酶： 趋SQR SQR=1．76+6．02B十20lg(FFs)(dB) 男外，：l蕈化误差昀能量一定时，提糍取样频察，如出F。土舞到F。。。，会使噪声能量在 受魄韵频率藏嗣内分弼，扶而玻善SQR，即满足： SQR21．76+6．02B+2019(FFS)十10培(如∞／Fs)fdB) 搂巍取襻颧察氇就是涟度采群。 AD9857的输出幅度控制能是8位，其参考时钟最高可达200MHz。由上面的分析可知， B越人，参考时钟越璃，由ROM幅度擞化误差所造成的杂敖就会越小。 3．2由予相饿龠位所渡成的杂教 在进行ROM相位寻址时，由于器件体积、功耗、速度和成本的限制，只能将商m位作 为魏蔻羁遗进正弦查谗表ROM变换，逡撵，就套产生蝴位截惩，避残杂散。设台去浆鞠爱 值僦数为N。m，则相位舍位所造成的杂散的能量为1／22