实验35--数字集成电路的Verilog描述和仿真.pptVIP

实验目的和意义 Verilog HDL模块描述方式 Verilog HDL模块描述方式 Verilog HDL模块描述实例 Verilog HDL测试模块描述实例 Verilog HDL仿真流程 Verilog HDL仿真实例与波形处理 Verilog HDL仿真实例与波形处理 Verilog HDL仿真实例与波形处理 Verilog HDL仿真实例与波形处理 Verilog HDL仿真实例与波形处理 Verilog HDL仿真实例与波形处理 School of Microelectronics Xidian University School of Microelectronics Xidian University 实验35 数字集成电路的Verilog描述与仿真 ☆硬件描述语言仿真分析是数字集成电路设计的重要手段之一 ☆场效应器件物理、数字集成电路设计等理论课程的重要实践 ☆培养和提高数字集成电路语言描述与仿真分析能力 ☆强化理论联系实际和灵活应用所学知识的能力 ☆完成电路功能理解、语言描述、模拟分析、时序验证 module 模块名(端口列表) 端口说明(input, output, inout) 参数定义 数据类型定义 连续赋值语句(assign) 过程块(initial和always) 行为描述语句 底层模块实例 任务和函数 延时说明块 endmodule ☆ Ver