ASIC后端设计中复杂时钟域的解决办法.pdfVIP

四川省电子学会半导体与集成技术专委2009年度学术年会论文集 2009年11月 ASIC后端设计中复杂时钟域的解决办法 朱炯‘ 6) (电子科技大学朱炯20072030301 摘 要：在大规模的ASIC设计中，时钟的规划问题变得越来越突出，各种芯片的时钟拓扑结构也变得越来越复杂．如何．砹 置合理有效的时序约束，成为了当今后端设计中的一个难题【I】。本文基于业界STA分析方法学，提出r针对此类闯题的解 决思路，并以一个实际芯片的后端设计为例，对该：苍片中的各种时钟拓扑结构给出了相应的解决办法。 关键词：后端设计复杂时钟域子时钟伪路径多周期 ASolutionto ClockDomainin ASICBack-end