图形设计全加器和元件设计全加器.docVIP

图形设计全加器和元件设计全加器LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT a,b:IN STD_LOGIC; c0,s0:OUT STD_LOGIC ; END ENTITY h_adder; ARCHITECTURE one OF h_adder IS BEGIN s0 a XOR b; c0 a AND b; END ARCHITECTURE one; 或门程序和封装图： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY or2a IS PORT a,b:IN STD_LOGIC; C:OUT STD_LOGIC ; END ENTITY or2a; ARCHITECTURE one OF or2a IS BEGIN c a OR b; END ARCHITECTURE one; 全加器程序为： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder IS PORT ain,bin,cin:IN STD_LOGIC; cout,sum:OUT STD_LOGIC ; END ENTITY f_adder; ARCHITECTURE one OF f_adder IS COMPONENT h_adder PORT a,b:IN STD_LOGIC; c0,s0:OUT STD_LOGIC ; END COMPONENT; COMPONENT or2a PORT a,b:IN STD_LOGIC; c:OUT STD_LOGIC ; END COMPONENT; SIGNAL d,e,f:STD_LOGIC; attribute keep:boolean; attribute keep of e:signal is true; BEGIN u1:h_adder PORT MAP a ain,b bin,c0 d,s0 e ; u2:h_adder PORT MAP a e,b cin,c0 f,s0 sum ; u3:or2a PORT MAP a d,b f,c cout ; END ARCHITECTURE one; 封装图为： 仿真波形为：（e为中间信号） 方法二：底层文件和顶层文件均用原理图： 原理图为： 仿真波形为： 方法三：底层文件用原理图，顶层文件用程序: 底层文件原理图： 顶层文件程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_adder2 IS PORT ain,bin,cin:IN STD_LOGIC; cout,sum:OUT STD_LOGIC ; END ENTITY f_adder2; ARCHITECTURE one OF f_adder2 IS COMPONENT h_adder PORT a,b:IN STD_LOGIC; c0,s0:OUT STD_LOGIC ; END COMPONENT; COMPONENT or2a PORT a,b:IN STD_LOGIC; c:OUT STD_LOGIC ; END COMPONENT; SIGNAL d,e,f:STD_LOGIC; BEGIN u1:h_adder PORT MAP a ain,b bin,c0 d,s0 e ; u2:h_adder PORT MAP a e,b cin,c0 f,s0 sum ; cout d OR f; END ARCHITECTURE one; 仿真波形为： 方法四，底层文件用程序，顶层文件用原理图： 底层文件程序为： 半加器程序和封装图： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT a,b:IN STD_LOGIC; c0,s0:OUT STD_LOGIC ; END ENTITY h_adder; ARCHITECTURE one OF h_adder IS BEGIN s0 a XOR b; c0 a AND b; END ARCHITECTURE one; 顶层文件原理图为 仿真波形为： 程序的管脚锁定、下载和硬件测试。 将端口ain,bin,cin,cout,sum分别放入芯片的第7，8，9，17，18脚上。再次编译，最后下载入芯片通过实验箱上的按钮和LED进行功能