基于verilog的fsk调制与解调.docVIP

下载本文档

54
0
约3.64千字
约 9页
2017-08-13 发布于江苏
举报
版权申诉

基于verilog的fsk调制与解调.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

先上程序（verilog语言编写） `timescale 1ns/1ns // 测试程序 module test; reg clk1,rst1,clk2,rst2; reg din1; wire dout1,ddout1; modulator my1(.clk(clk1),.rst(rst1),.din(din1),.dout(dout1)); demodulator my2(.clk(clk2),.rst(rst2),.ddin(dout1),.ddout(ddout1)); initial begin clk1=0; forever #25 clk1=~clk1; end initial begin clk2=0; forever #10 clk2=~clk2; end initial begin rst1=1; #15 rst1=0; #50 rst1=1; end initial begin rst2=1; #5 rst2=0; #25 rst2=1; end initial begin #25 din1=1; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=1; #400 din1=1; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=0; #400 din1=1; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=1; #400 din1=0; #400 din1=0; #400 din1=0; #400 din1=0; #400 din1=1; #1000 $stop; end endmodule module demodulator(clk,rst,ddin,ddout); //解调 input clk,rst; input ddin; output ddout; reg ddout; reg [3:0]cnt3; reg temp; reg [3:0]cnt4; reg clk1; always @(posedge clk or negedge rst) begin if(!rst) cnt3=4b0000; else if(!ddin) cnt3=cnt3+1; else cnt3=4b0000; end always @(posedge clk or negedge rst) begin if(!rst) temp=0; else if(cnt36) temp=1; else temp=0; end always @(posedge clk or negedge rst) begin if(!rst) begin cnt4=0; clk1=0; end else if (cnt4==4b1001) begin clk1=~clk1; cnt4=0; end else cnt4=cnt4+1; end always @(posedge clk1 or negedge rst) begin if(!rst) ddout=0; else ddout=temp; end