六、嵌入式系统初始化和操作系统的移植.ppt

硬件启动流程 电源接口设计 电源系统设计 外围3.3V：使用LM1085 内核1.8V：使用AS1117 时钟电路 时钟电路设计 32.768KHz晶体 22pF电容，以帮助晶体起震 关于锁相环（ PLL，Phase Locking Loop ） 锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。 锁相环的三个组成部分和相应的运作机理是： 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度； 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器内部的时钟输出信号的频率或者相位，使得锁相器完成上述的固定相差功能； 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑，大多数情形下是一个低通滤波器，用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。 　　┌─────┐　　　┌─────┐　　　┌───────┐　　　→─┤　鉴相器　├─→─┤环路滤波器├─→─┤受控时钟发生器├→┬─→　　└──┬──┘　　　└─────┘　　　└───────┘　│　　　　　　　　↑　　　　　　　　　　　　　　　　　　　　　　　　↓　　　　　└────────────────────