第7章 存储系统(1)cache.pptVIP

第7章 存储系统 1. Cache存储器 2. 虚拟存储器 Cache-CPU-主存之间的关系 关系 Cache--主存之间的关系 假设主存储器的大小为2n个字节，共分成2m个块，每个块的大小为2b个字节，则： n=m+b 假设Cache中有2c个块，每个块的大小为2b个字节，则Cache的大小为2c+b个字节。 平均存取时间 具有Cache的存储器，其平均存取时间计算如下： 平均存取时间=h?tc+(1-h)(tc+tM) 其中： tc为Cache的存取时间 h为命中率 tM为主存的存取时间 Cache的设计要素 Cache容量 映射方式 直接映射 组相联映射 全相联映射 替换算法 最近最少使用（LRU） Least Recently Used 先进先出（FIFO） 最不经常使用（LFU） Least Frequently Used 随机RAND 写策略 写通过 回写 块大小 Cache数目 一级或二级 统一或分离 直接映射(Direct Mapping) 把主存的每一块映射到一个固定的Cache槽中。 j=i mod 2c， 其中j为Cache槽号，i为主存的块号， 2c为Cache的槽数。 优点：实现简单、花费少。 缺点：Cache利用率不高。 全相联(associative mapping) 通过允许每个主存块装入到Cache的任何一槽中来克服直接映射的缺点。 组相联映射(set associative mapping) 上述两种方案的折中。把Cache分成2C’组，每组有2r个槽，则2C =2C’×2r；j=(i mod 2C’)* 2r +k,（k=0，1，…，2r-1 ）。 块的替换算法 当新的主存字块需要调入cache存储器而它的可用位置又已经被占满时，就产生替换算法问题。 FIFO算法 RAND算法 LRU（最近最少使用: Least Recently Used ）算法 ---- 通过替换登记表实现 原始状态 访问7 访问5 访问1 访问6 0 7 5 1 6 1 0 7 5 1 2 1 0 7 5 3 2 1 0 7 4 3 2 2 0 5 4 3 3 2 6 5 4 4 3 7 6 6 6 4 LFU（最不经常使用: Least Frequently Used）算法 写策略 主存和cache中数据一致性问题的解决办法： 写通过（Write through）：所有的写操作对主存和Cache同时进行。 回写（write back）：只在Cache中修改，当进行修改时，设置与槽有关的修改位。因此，当某个块被替换时，当且仅当修改位被设置时，才将它写回主存。 当系统中存在多个Cache时，解决多个Cache中数据的一致性问题的方法： 总线监视法 硬件监视法 划出不可高速缓存存储区法 Cache数目 单级Cache 二级Cache 片内Cache（L1）和片外Cache（L2） 统一Cache和分立Cache 统一Cache：用一个Cache存放指令和数据 分立Cache：指令和数据存放在不同的Cache中。 （指令和数据分别用2个独立的cache） Cache的实现 Intel 82385Cache控制器实现片外Cache 两种映象方式：直接映象和两路组相联 80386的地址结构 直接映象的地址分段结构 读失效 标记失效：目录表中的标记与地址字段高位不同，或者标记有效位为0。 行失效：目录表中的标记与地址字段的高位相同，且标记为1，但行有效位为0。 Pentium中的Cache Intel 80386不含片内Cache，486包含一个8KB的片内Cache，它采用每槽16字节的四路组相联结构。Pentium包含两个片内Cache，一个用于数据，一个用于指令，每个cache有8K字节，采用每槽32字节的二路组相联结构。 Pentium处理器框图 内部数据Cache的结构 每组两个槽，在逻辑上组成了两个4K字节的“路”，与每个槽有关的是标记和两个状态位，在逻辑上组成了两个目录。 Cache控制器采用LRU替换算法。 数据Cache采用回写策略，但也支持写通过策略。 支持外部L2 Cache，容量为256KB或512KB，采用每槽32，64或128字节。外部Cache采用二路组相联结构。 Cache的一致性问题 对数据Cache而言，由于有多种写方式，且有多级Cache，因此在修改Cache中的数据时，会造成主存储器和Cache中的数据不一致。 Pentium处理器中支持“修改/排它/共享/无效”(Modify/e