EDA总结final版.docVIP

一、有关概念 ASIC全称：专用集成电路 一般而言，专用集成电路就是具有专门用途和特定功能的独立集成电路器件，作为EDA技术最终实现目标的ASIC可通过三种途径来完成：1、超大规模可编程器件FPGA，CPLD是实现这一途径的主流器件。2、完全定制或半定制ASIC根据他们的实现工艺，可统称为掩模ASIC或直接ASIC、门阵列ASIC、标准单元ASIC。3、混合ASIC，主要指用于某一专一用途的集成电路器件可大致分为数字ASIC、模拟ASIC和数模混合ASIC。（英文名字Application Specific Integrated Circuit） FPGA：现场可编程门阵列以查表法结构方式构成逻辑行为的器件。（英文名字Field-Programmable Gate Array）FPGA是基于查找表的可编程器件，实现ASIC的主要途径 CPLD：复杂可编程逻辑器件以乘积项构成逻辑行为的器件。（英文名字Complex Programmable Logic Device）CPLD是基于与或乘积项的可编程器件，实现ASIC的主要途径 VHDL全称：超高速集成电路硬件描述语言 具有与具体硬件电路无关与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，在语言易读性和层次结构化设计方面表现了强大的生命力和应用潜力。（英文名字Very-High-Speed Integrated Circuit HardwareDescription Language） 全定制：根据芯片要实现的电路特性，定义芯片上所有晶体管的几何图形和工艺规则，将设计结果交给IC厂商掩模制造完成。 半定制：送IC厂商前以模块的形式完成初期的布局工序，根据芯片要实现的功能对半成品芯片布线掩模最终完成全部制造完成。 IP核知识产权的IP核（Intellectual Property） System on a Chip）的基本构件。分为软IP、固IP、硬IP。软IP：是用VHDL等硬件描述语言描述的功能模块，但并不涉及用什么具体的电路元件实现这些功能。固IP：是完成综合的功能模块。硬IP：提供设计的最终阶段产品。 综合：将用行为和功能层次表达的电子系统转化为低层次的具有实现的模块组合装配的过程。综合器就是将电路的高级语言（如行为描述）转换为低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。 适配（器）；适配器也称结构综合器，它的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。 功能仿真；是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及任何具体器件的硬件特征，不经历综合和适配阶段。 时序仿真；就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而，仿真精度高，但时序仿真的仿真文件必须来至针对具体器件的综合器与适配器。 编程下载；通常，将对CPLD的下载称为编程，对于OTP FPGA的下载和对FPGA的专用适配ROM的下载也称为编程，对FPGA中的SRAM进行直接下载的方式称为适配。 PROM；可编程只读存储器，或门阵列可编程，与门阵列不可编程。（英文名字Programmable Read-Only Memory） PLA；可编程逻辑阵列，与阵列和或阵列都可编程（英文名字programmable logic array） PAL；可编程阵列逻辑，或阵列固定，与阵列可编程（英文名字Programmable Read-Only Memory） 查找表；由简单的查找表组成可编程门。再构成门阵列形式。 乘积项；基本结构为“与-或”阵列。 实体；以关键词ENTITY实名体IS开始，以END ENTITY实名体结尾的语句部分，称为实体，描述了电路器中的端口构成和信息属性。 结构体；结构体是实体所定义实体中的一个组成部分。结构体描述设计实体的内部结构和外部设计实体端口间的逻辑关系。 元件例化；元件例化就是引入一种连接关系，将预先设计好的设计实体定义为一个元件，然后利用特定的语句将此元件与当前的设计实体中的指定端口相连接，从而为当前设计实体引进一个新的低一级的设计层次。 元件例化可以是多层次的，一个调用了较低层次元件的顶层设计实体本身也可以被更高层次设计实体所调用，成为该设计实体中的一个元件。 元件例化语句有两部分组成，第一部分是将一个现成的设计实体定义为一个元件，语句的功能是对待调用的元件做出调用声明，它的最简单表达式如下： COMPONENT 元件名 IS PORT( 端口名表)； END COMPONENT 文件名; 实例：component h_adder port(a,b:in std_logic; co,so:o