基于ISA总线的高速同步数据采集系统设计.pdfVIP

基于ISA 总线的高速同步数据采集系统设计 作者：武汉大学电力工程系（430072 ）李涛 张承学 胡志坚 来源：《电子技术应用》 摘要：一种基于ISA 总线的高速同步数据采集扩展卡，讨论了经合理的逻辑控制 以协调高速A/D 转换与快速存储操作的总线接口技术，以及用极少的PC 机I/O 口 地址资源实现数据的快速交换的方法。应用表明，其高速的数据采集、灵活的双向 数据交换能力及数据的同步性，可广泛用于信号测量的各种领域。 关键词：高速数据采集 ISA 总线接口 随着大规模集成的电路的飞速发展，PC 机性能不断提高。在PC 机扩展槽中嵌入以高性 能微处理器为核心的智能型功能卡，可以组成综合性能极佳的分布式控制系统。这种结构方式 可充分利用微处理器的控制功能、PC 机的快速数据处理能力，以及多任务工作方式等特点。 对于这种分布式控制系统，主机要频敏接收到来自扩展卡从机所采集的数据、工作状态等信 息；向从机发送控制命令或处理数据等。这种主、从机之间的通讯，根据应用条件的不同有多 种方式。但在数据传输速度较高、数据量较大且需经常交换信息的场合，采用双口共享RAM 缓冲区方式是最合适的。 为了用单片机实现对微秒级甚至纳秒级高速瞬变信号进行采样，研究了一种基于ISA 总 线、GPS 同步时钟、用硬件电路实现高速数据采集、高速寻址以及存储的技术，保证了高速瞬 态信号的实时采集。对于变化速极快、过程极短的高速瞬态信号的采集，需要高速A/D 转换 单元、大量数据存储单元、高速寻址和快速存储等。 由于所采集的信号是高频信号，用常规则方法受到单片机本身运行速度的限制，不仅造成 成本提高，而且对高频、远距离多路信号的信号处理增加困难，有时无法区别所采集信号的真 伪。通过对8051 单片机的外围进行有效的扩展，采取在数据采集时由硬件实现采集和存储， 采集完毕后由8051 系列单片机进行数据处理和通信，比较好地解决了二者的矛盾。 笔者研制的高速数据采集板采样频率为20MSPS ；A/D 转换字长为8 位，并且采样速率可 变；存储容量为512K 字节，符合ISA 总线标准。可广泛用于电力测量、继电保护和故障定位 等。 1 硬件系统基本工作原理 硬件电路框图如图1 所示，它是由CPU1 及CPU2 基本系统、视频闪烁ADC 转换器、高 速缓存RAM 、双口RAM 、地址计数器、采样频率控制、时序控制及译码电路等部分组成。 根据需要CPU 采用DS80C320 单片机。在时钟频率为33MHz 条件下，单周期指令执行时 间是110 纳秒，充分发挥高速A/D 转换芯片的性能。DS80C320 内部有三个16 位定时器/计数 器、二个全双工串行口、十三个中断源（六个外部中断端）、二个数据指针DPTR0 和 DPTR1 。在33MHz 晶振时，ALE 的输出信号频率是8.25MHz。 CPU1 主要用于数据采集、与PC 机通讯；CPU2 用于接收GPS 时间报文，GPS 时间报文 可在任何时刻由CPU1 从与之相接的双口RAM2 中读取。高速双端口RAM IDT7130 （2K×8 位）、IDT7134 （4K×8 位），内部具有判决电路以防止因对某一单元同时操作而产生冲突。 双口RAM1 IDT7134 主要用于CPU1 存放采集的数据、同步时间信息及工作状态等，供PC 机 定时取用，同时也接收来自PC 机的命令。双口RAM2 IDT7130 其容量为2K 字节，主要用于 CPU1 与CPU2 交换GPS 的同步时钟信息。 对高速数据采集技术而言，最为重要的是系统的分辨率、精度与通过速率。特别是系统通 过速率，是区别高速数据采集与一般数据采集最为关键的一项技术指标。在硬件的具体实现过 程中，则需要考虑两个方面：（1）A/D 转换器的转换时间；（2 ）转换后的数据存储时间[2]。 1.1 高速A/D 转换 A/D 转换采用闪烁ADC 器件AD9048 ，其最大转换速率为35MSPS，分辨率为8 位。利用 高速双极工艺制造，采样速率快，频带宽，无代码遗失，输入电容小（仅为16pF），功耗低 （为500mW ）。AD9048 内部时钟锁定比较器可使编码逻辑电路和输出缓冲寄存器作在 35MSPS 的高速，并避免了多数系统对取样保持电路（S/H）和跟踪保持电路（T/H ）的需要。 数字输入、输出及控制电平与TTL 兼容。AD589 和AD741 、2N3906 等构成稳压可调电路，提 供给9048 的RB 、RT 接地。AD9