低存储高速可重构LDPC码译码器设计及ASIC实现.pdfVIP

第36卷第 10期 电 子 与 信 息 学 报 Vb1．36No．1O 2014年 10月 JournalofElectronics InformationTechnology 0ct．2014 低存储高速可重构 LDPC码译码器设计及ASIC实现 栾志斌 裴玉奎 葛 宁 (清华大学信息科学与技术国家实验室 北京 1000841 摘 要：在星上应用中，能够融合多种标准的可重构低密度奇偶校验(LDPC)~译码器受到越来越广泛地关注。然 而，由于星上存储资源受限以及空间辐射效应对存储器的影响，传统需要消耗大量存储资源的可重构 LDPC译码 器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构，通过分层流水线迭代实现高吞吐率，通 过结合不同LDPC码字的结构特点实现低复杂度的可重构译码，通过简化存储迭代传递信息以及信道对数似然比 (LLR)信息节省存储空间。流片实现结果表明，在台积电(TSMC)0．13m工艺下，单路译码器最高可达1．5Gbps 的吞吐率，占用7．8mm 的硅片面积，最高节省40％的存储资源。 关键词：低密度奇偶校验(LDPC)V~；无线通信；可重构；低存储；高吞吐率；专用集成电路(ASIC1 中图分类号：TN911．22 文献标识码：A 文章编号：1009．5896(2014)10．2287—06 DOI：10．3724／SP．J．1146．2013．01939 DesignandASIC Implementation ofLow M emoryHigh ThroughputReconfigurableLDPC Decoder LuanZhi—bin PeiYu—kui GeNing (NationalLaboratorybrInformationScienceandTechnology，Tsinghua University，Beijing100084，China) Abstract：ReconfigurableLow—DensityParity—Check (LDPC)codesdecodersadaptedtomultiplestandards attractemoreandmoreattentionsinthesatelliteapplication．However，duetothememoryresourceislimitedon thesatelliteandsensitivetothespaceradiationeffect，theconventionalreconfigurabledecodersaredifficulttobe applied toon-board processing fortheirhigh memory requirements．Thispaperpresentsanovelreconfigurable decoderwithlayeredpipelinedarchitecturetoachievehighthroughputandrealizeslow complexitybycombining thestructuralcharacteristicsofdifferentLDPCcodes．Thememorysizeisreducedbysimplifyingthestorageofthe channelintrinsicLogarithmLikelihoodRatio(LLR)messagesandthepassedmessagesintheprocessofiterative decoding．ThedecoderisfabricatedintheTSMC 0．13LLm standardCMOStechnologyandth