第3章 存储系统和结构.ppt

  1. 1、本文档共109页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第3章 存储系统和结构 第一节存储系统的组成 存储系统和存储器是两个不同的概念,下面首先介绍各种不同用途的存储器,然后讨论它们是如何构成一个存储系统的。 一、 存储器分类 1.按存储器在计算机系统中的作用分类 ⑴高速缓冲存储器 高速缓冲存储器用来存放正在执行的程序段和数据。高速缓冲存储器的存取速度可以与CPU的速度相匹配,但存储容量较小,价格较高。 ⑵主存储器 主存用来存放计算机运行期间所需要的程序和数据,CPU可直接随机地进行读/写访问。 ⑶辅助存储器 辅助存储器用来存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息。 辅存设在主机外部,CPU不能直接访问它。辅存中的信息必须通过专门的程序调入主存后,CPU才能使用。 二、 存储系统层次结构 为了解决存储容量、存取速度和价格之间的矛盾,通常把各种不同存储容量、不同存取速度的存储器,按一定的体系结构组织起来,形成一个统一整体的存储系统。 多级存储层次从CPU的角度来看,n种不同的存储器(M1~Mn)在逻辑上是一个整体。其中:M1速度最快、容量最小、位价格最高;Mn速度最慢、容量最大、位价格最低。整个存储系统具有接近于M1的速度,相等或接近Mn的容量,接近于Mn的位价格。在多级存储层次中,最常用的数据在M1中,次常用的在M2中,最少使用的在Mn中。 三、 主存储器的主要技术指标 1.存储容量 对于字节编址的计算机,以字节数来表示存储容量;对于字编址的计算机,以字数与其字长的乘积来表示存储容量。如某机的主存容量为64K×16,表示它有64K个存储单元,每个存储单元的字长为16位,若改用字节数表示,则可记为128K字节(128KB)。 2.存取速度 ⑴ 存取时间Ta 存取时间又称为访问时间或读写时间,它是指从启动一次存储器操作到完成该操作所经历的时间。 例如:读出时间是指从CPU向主存发出有效地址和读命令开始,直到将被选单元的内容读出为止所用的时间;写入时间是指从CPU向主存发出有效地址和写命令开始,直到信息写入被选中单元为止所用的时间。显然Ta越小,存取速度越快。 2.存取速度(续) ⑵ 存取周期Tm 存取周期又可称作读写周期、访内周期,是指主存进行一次完整的读写操作所需的全部时间,即连续两次访问存储器操作之间所需要的最短时间。 显然,一般情况下,Tm>Ta。这是因为对于任何一种存储器,在读写操作之后,总要有一段恢复内部状态的复原时间。对于破坏性读出的RAM,存取周期往往比存取时间要大得多,甚至可以达到Tm=2Ta,这是因为存储器中的信息读出后需要马上进行重写(再生)。 2.存取速度(续) ⑶ 主存带宽Bm 主存的带宽又称为数据传输率,表示每秒从主存进出信息的最大数量,单位为字每秒或字节每秒或位每秒。 目前,主存提供信息的速度还跟不上CPU处理指令和数据的速度,所以,主存的带宽是改善计算机系统瓶颈的一个关键因素。 为了提高主存的带宽,可以采取的措施有:缩短存取周期;增加存储字长;增加存储体。 3.可靠性 可靠性是指在规定的时间内,存储器无故障读写的概率。通常,用平均无故障时间MTBF来衡量可靠性。 4.功耗 功耗是一个不可忽视的问题,它反映了存储器件耗电的多少,同时也反映了其发热的程度。通常希望功耗要小,这对存储器件的工作稳定性有好处。大多数半导体存储器的工作功耗与维持功耗是不同的,后者大大地小于前者。 1. 6管SRAM记忆单元电路 SRAM记忆单元是用双稳态触发器来记忆信息的,从图中可以看出,T1~T6管构成一个记忆单元的主体,能存放一位二进制信息,其中:T1、T2 管构成存储信息的双稳态触发器;T3、T4管构成门控电路,控制读写操作;T5、T6是T1、T2管的负载管。 SRAM的存取速度快,但集成度低,功耗也较大,所以一般用来组成高速缓冲存储器和小容量主存系统。 6管SRAM记忆单元电路 6管SRAM记忆单元电路 2. 4管DRAM记忆单元电路 如果将前述6管SRAM记忆单元电路中的两个负载管(T5、T6)去掉,便形成4管DRAM记忆单元电路。负载回路断开后,保持状态时没有外加电源供电,因而T1、T2管不再构成双稳态触发器,所以动态MOS记忆单元是靠MOS电路中的栅极电容C1、C2来存储信息的。

文档评论(0)

fc86033 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档